Wie PWM mit Duty Cycle Error <0,1% erzeugen?

Dan schrieb:
> ich benötige eine PWM mit 500kHz, 0...100% Duty Cycle und einem Duty
> Cycle Error <0,1%.

Also eine Auflösung von 1:1000.
Das ergibt:
500kHz * 1000 = 500MHz PWM Eingangstakt.
Bzw. 2µs / 1000 = 2ns.

Dan schrieb:
> ich benötige eine PWM mit 500kHz, 0...100% Duty Cycle und einem Duty
> Cycle Error <0,1%.
Da war noch die Frage nach der Auflösung. Wieviele Schritte sollen 
zwischen 0 und 100% sein? Nur, wenn die PWM auch mit 0,1% auflösen soll, 
sind 100 Schritte nötig. Allerdings ist dann der erlaubte Fehler schon 
so groß wie ein Auflösungsschritt. Das ist eigentlich zu viel. Denn dann 
könnte es sein, ich verlange 4,9% und bekomme da bei Ausreizen der 
Grenzen das selbe wie bei 5,0%... :-O

> Ein- und Ausgangsspannungen, Versorgungsspannung und Leistungsaufnahme
> sind egal.
Ich würde dafür natürlich ein FPGA nehmen. Es wäre trotzdem überaus 
sportlich, und sobald dieses Signal das Ball am Gehäuse verlässt, wirst 
du noch deutlich größere Probleme bekommen...

> Über jede Idee zur Realisierung würde ich mich freuen.
Nur interessehalber: was soll denn damit realisiert werden? Wofür 
braucht man so eine PWM?

Dan schrieb:
> Ich könnte mir auch eine analoge Erzeugung vorstellen.

Dann bekommst du zwar 2ns Auflösung (machen ja manche Class-D 
Audioverstärker), aber niemals 0.1% Genauigkeit.

Du wirst wohl den PWM Kanal mit einem 500MHz FPGA aufbauen müssen.

Ein MSP430 würde dank 256MHz PWM immerhin 0.2% schaffen, falls du also 
an deinen Wunschvorstellungen arbeiten könntest...
http://www.ti.com/lit/an/slaa497/slaa497.pdf
(wie hoch der Jitter wäre, sehe ich aber nicht sofort, dank PLL wohl 
grösser).

Eventuell kann der das 
https://docs-emea.rs-online.com/webdocs/1542/0900766b8154288f.pdf aber 
ich habe das Datenblatt nicht ganz gelesen, zudem ist er mit 7 Kanälen 
und ADC wohl etwas überdimensioniert.

Der PICCOLO kann eine PWM mit ~150ps Zeitauflösung erzeugen.

Dan schrieb:
> Lothar M. schrieb:
>> Nur interessehalber: was soll denn damit realisiert werden? Wofür
>> braucht man so eine PWM?
>
> Mit dem Prinzip eines Class-D-Verstärkers sollen Prüfsignale erzeugt
> werden.

Analoge Prüfsignale?

Da hatte ich eher die 500kSps 12-Bit DACs von einem (Silabs) EFM32 
benutzt, eventuell nachverstärkt. Die dürften den Ansatz mit PWM 
deutlich übertreffen.

Siehe  Auflösung und Genauigkeit.

Dan schrieb:
> Mit dem Prinzip eines Class-D-Verstärkers sollen Prüfsignale erzeugt
> werden.
So richtig mit Leistung?
Wie sieht da die nachgeschaltete Elektronik aus, wenn die Flanken mit 
<<2ns wiedergeben kann?

Irgendwie macht es keinen Sinn solche Spezifikationen zu verlangen um 
Komponenten zu testen.
Ich denke 1% Aufloesung sollte genuegen, und die Genauigkeit ist schon 
richtig wie sie rauskommt. Also zB ein FPGA mit 50MHz laufen lassen.

Allenfalls reicht auch weniger

Zitronen F. schrieb:
> Ich denke 1% Aufloesung sollte genuegen, und die Genauigkeit ist schon
> richtig wie sie rauskommt.
Ich sehe es da wie gesagt durchaus auch interessant vor, diese Flanken, 
die ja für ein halbwegs sinnvolles Rechteck im Bereich um 500ps sein 
muss, bis an und hinter den Prüfling zu bekommen...

Siehst du. Die Flankensteilheit hat nichts mit Aufloesung, oder 
Repetitionsrate zu tun. Eine 500ps Flanke kann man auch viel langsamer 
haben. Irgendwo benoetigt man dann auch einen Treiber, der das auf das 
Zielsystem umsetzen kann.kann.

Ein schnelles FPGA kann zB so schnelle Flanken produzieren. Das 
Weiterleiten waere dann mit ECL, und dann ?

@Dan (Gast)

>Ich suche ein möglichst gut passendes IC.

PICCOLO

>Und ja, das Projekt befindet sich am Rande des technisch Machbaren.

Und du bist der Macher? Hast du in den Bereich ausreichende Erfahrung 
und Wissen? Den solche Anforderungen sind leicht auf's Papier 
geschrieben, die Umsetzung ist eine andere Liga.