Aufstieg STM32F4 zu F7. Probleme mit der Geschwindigkeit.

Hallo,

ich habe nur mit dem SAME70 von Atmel/Microchip Erfahrungen,
welcher auch ein M7 ist.

Wenn der D(aten)-Cache und DMA zusammen in Betrieb sind, bekommt der 
Cache die über DMA gelesenen Daten nicht mit.
Damit die CPU die eingelesenen Daten sehen kann, muss der Cache 
invalidiert werden, er füllt sich dann aus dem RAM erneut auf. Ich habe 
es mir einfacher gemacht und die vom Netzwerk-Stack benutzten Bereiche 
als nicht cachebar eingestellt (in der Cortex M7 MPU).

Wie sieht es denn mit der Taktfrequenz aus ?
Zuerst läuft die CPU nur mit der Grundfrequenz (12 MHz ?), bis die PLL 
zur Taktvervielfachung initialisiert wurde.

Gruß,
Martin C.

wichtiges thema ist auch aligning
ich habe den LAN buffer in den extra 16K SRAM gelegt
dazu auch passend die MPU setzen ...

im Linkerfile habe ich alles auf ALIGN(8) gesetzt

hae festgestellt das größere Projekte irgendwann  diese bremseffekte 
zeigen
wenn man jedoch aligning beachtet gehts ...
ich habe immer auf O2 optimiert
dann läuft auch der LWIP gut

LwIP hat einen eigenen Heap und nutzt für die TCBs die eignenen malloc 
funtionen .. nicht die blockvariante



ich schaue morgen mal nach und zeig mal meine config..( lwip, ethernet , 
mpu PLL )

achso

schau mal in den ethernet treiber

da gabs die variante mit der semaphore ... diese hatte bei mir nie 
sauber funtioniert.

nutzt du das original Linker file?
das war ei mir damals auch prolematisch weil er a 0x200000 
durchaddressiert.
obwohl da 3 bereiche liegen

problem ist dann  der DMA der nicht überall sauber abeitet

in der stm32f7xx_hal_conf.h :

1

#define ETH_RXBUFNB                    ((uint32_t)5U)       /* 5 Rx buffers of size ETH_RX_BUF_SIZE  */

2

#define ETH_TXBUFNB                    ((uint32_t)5U)       /* 5 Tx buffers of size ETH_TX_BUF_SIZE  */

ethernetif.c:

1

__ALIGN_BEGIN ETH_DMADescTypeDef    __attribute__((__section__(".eth"),used))  DMARxDscrTab[ETH_RXBUFNB]   __attribute__((aligned(8)));/* Ethernet Rx MA Descriptor */

2

__ALIGN_BEGIN ETH_DMADescTypeDef     __attribute__((__section__(".eth"),used))  DMATxDscrTab[ETH_TXBUFNB]   __attribute__((aligned(8)));/* Ethernet Tx DMA Descriptor */

3

__ALIGN_BEGIN uint8_t          __attribute__((__section__(".eth"),used))  Rx_Buff[ETH_RXBUFNB][ETH_RX_BUF_SIZE]   __attribute__((aligned(8))); /* Ethernet Receive Buffer */

4

__ALIGN_BEGIN uint8_t         __attribute__((__section__(".eth"),used))  Tx_Buff[ETH_TXBUFNB][ETH_TX_BUF_SIZE]   __attribute__((aligned(8))); /* Ethernet Transmit Buffer */

5

6

static err_t low_level_output(struct netif *netif, struct pbuf *p)

7

{  

8

  /* copy frame from pbufs to driver buffers */

9

  for(q = p; q != NULL; q = q->next)

10

  {

11

      ......

12

            ...

13

  }

14

15

  /* Prepare transmit descriptors to give to DMA */

16

  HAL_ETH_TransmitFrame(&heth, framelength);

17

18

  SCB_CleanDCache();

19

20

  errval = ERR_OK;

21

22

error:

23

  if ((heth.Instance->DMASR & ETH_DMASR_TUS) != (uint32_t)RESET)

24

  {

25

          ....

26

          ...

27

  }

28

  return errval;

29

}

30

31

static struct pbuf * low_level_input(struct netif *netif)

32

{

33

  struct pbuf *p = NULL;

34

  struct pbuf *q;

35

  uint16_t len = 0;

36

  uint8_t *buffer;

37

  __IO ETH_DMADescTypeDef *dmarxdesc;

38

  uint32_t bufferoffset = 0;

39

  uint32_t payloadoffset = 0;

40

  uint32_t byteslefttocopy = 0;

41

  uint32_t i=0;

42

43

  SCB_CleanInvalidateDCache();

44

45

  /* get received frame */

46

  if (HAL_ETH_GetReceivedFrame_IT(&heth) != HAL_OK)

47

    return NULL;

48

49

....

50

...

51

...

52

}

lwipopts.h

1

#define MEMP_MEM_MALLOC         1

2

#define MEM_ALIGNMENT     4

3

#define WITH_RTOS     1

4

#define CHECKSUM_BY_HARDWARE    1

5

6

#define MEM_SIZE                 (42*1024)

linkerfile:

1

MEMORY

2

{ 

3

  RAM4   (xr)    : ORIGIN = 0x00000000, LENGTH = 16K   /* ITCM */

4

  ROM   (xr)    : ORIGIN = 0x08000000, LENGTH = 1024K 

5

  RAM   (xrw)    : ORIGIN = 0x20010000, LENGTH = 240K  /* SRAM1 */  

6

  RAM2  (xrw)    : ORIGIN = 0x2004C000, LENGTH = 16K   /* SRAM2 */

7

  RAM3   (xrw)    : ORIGIN = 0x20000000, LENGTH = 63K   /* DTCM */

8

}

9

...

10

...

11

...

12

13

14

15

  _siitcm = LOADADDR(.itcm);  

16

    /* ITCM RAM for critical functions */

17

  .itcm :

18

  {

19

    . = ALIGN(8);    

20

    _sitcm = .;        /* create a global symbol at itcm start */

21

    *(.itcm)

22

    *(.itcm*)    

23

    . = ALIGN(8);

24

    _eitcm = .;        /* define a global symbol at itcm end */

25

  } >RAM4 AT> ROM

26

27

  /* User_heap section*/      

28

  .dtcm (NOLOAD):

29

  {

30

    __dtcmstart = . ;

31

    . = ALIGN(8);

32

    *(.dtcm)

33

    *(.dtcm*)

34

    __dtcmend = . ;

35

    . = ALIGN(8);

36

37

    . = ALIGN(8);

38

    __stackend = . ;

39

    . = . + _Min_Stack_Size;

40

    __stackstart = . ;

41

    . = ALIGN(8);

42

  } >RAM3

43

44

  /* Ethernet memory*/          

45

  .eth (NOLOAD):

46

  {

47

    . = ALIGN(8);

48

    *(.eth)

49

    *(.eth*)

50

    . = ALIGN(8);

51

  } >RAM2 

52

53

...

54

...

55

...

ich nutze auch den ITCM RAM
für schnelle funktionen.
dafür müssen diese in den ITCM geladen werden:

1

void SystemInit(void)

2

{

3

  // copy to ITCM RAM !!!

4

  unsigned long *pulSrc, *pulDest;

5

  pulSrc = &_siitcm;

6

  for(pulDest = &_sitcm; pulDest < &_eitcm; )

7

  {

8

          *(pulDest++) = *(pulSrc++);

9

  }

10

...

11

...

12

...

RTOS nutze ich heap_5 mit 2 sections

MPU :

1

void MPU_Config(void)

2

{

3

  MPU_Region_InitTypeDef MPU_InitStruct;

4

5

  /* Disables the MPU */

6

  HAL_MPU_Disable();

7

    /**Initializes and configures the Region and the memory to be protected

8

    */

9

  MPU_InitStruct.Enable       = MPU_REGION_ENABLE;

10

  MPU_InitStruct.SubRegionDisable   = 0x0;

11

  MPU_InitStruct.TypeExtField     = MPU_TEX_LEVEL0;

12

  MPU_InitStruct.AccessPermission   = MPU_REGION_FULL_ACCESS;

13

14

  MPU_InitStruct.DisableExec     = MPU_INSTRUCTION_ACCESS_DISABLE;

15

  MPU_InitStruct.IsShareable     = MPU_ACCESS_SHAREABLE;

16

  MPU_InitStruct.IsCacheable     = MPU_ACCESS_CACHEABLE;

17

  MPU_InitStruct.IsBufferable     = MPU_ACCESS_BUFFERABLE;

18

  MPU_InitStruct.Size         = MPU_REGION_SIZE_64KB;

19

20

  MPU_InitStruct.Number       = MPU_REGION_NUMBER0;

21

  MPU_InitStruct.BaseAddress     = 0x20000000;

22

  HAL_MPU_ConfigRegion(&MPU_InitStruct);

23

24

  MPU_InitStruct.Number       = MPU_REGION_NUMBER1;

25

  MPU_InitStruct.BaseAddress     = 0x20010000;

26

  HAL_MPU_ConfigRegion(&MPU_InitStruct);

27

28

  MPU_InitStruct.Number       = MPU_REGION_NUMBER2;

29

  MPU_InitStruct.BaseAddress     = 0x20020000;

30

  HAL_MPU_ConfigRegion(&MPU_InitStruct);

31

32

  MPU_InitStruct.Number       = MPU_REGION_NUMBER3;

33

  MPU_InitStruct.BaseAddress     = 0x20030000;

34

  HAL_MPU_ConfigRegion(&MPU_InitStruct);

35

36

  MPU_InitStruct.Number       = MPU_REGION_NUMBER4;

37

  MPU_InitStruct.BaseAddress     = 0x20040000;

38

  HAL_MPU_ConfigRegion(&MPU_InitStruct);

39

40

41

  /* Enables the MPU */

42

  HAL_MPU_Enable(MPU_PRIVILEGED_DEFAULT);

43

}

was reicht nicht aus vom LAN her?

ich habe
SIP,
RTP,
MJPEG stream empfangen,
TLS websocket verbindung
Sylog spam

und das alles parallel

inkl software audio verarbeitung ( echo usw ) und JPEG softwaredecoder

achso ..

caches sind alle AN
prefetch an
MPU auch an

AN4839 gelesen?

hast du dein linker file auch angepasst was die section "eth" 
beinhaltet?

Problem sind die Speicherbereiche die zwar zusammenhängend ab adresse 
0x2000000 sind ...
aber!!!

DTCM hat 64bit anbindung glaube und ist daher schneller
SRAM1 240kb hat nur 32bit anbindung und damit langsamer
SRAM2 16kb auch nur 32bit aber über anderen Bus angebunden und damit für 
ETH/USB besser
das ganze teil ist eine wissenschaft für sich.


ich habe jetzt im linker alles auf 8byte aligned und verschenke damit 
ein paar byte ...
aber ich brauch nicht mehr so super genau aufpassen wo  welches byte 
landet.

da ich ein RTOS nutze was  mit heap_5 betrieben wird und den rest vom 
DTCM , SRAM1 als dynamischen heap nutzt...

probleme hat der M7 immer dann wenn er nicht richtig aligned ist...
dann wird ein teil der SW zum bremsklotz

witzig ist dann zB auch wenn 1-2 Tasks ( von 10 ) langsamer laufen ..
der rest aber weiterhin schnell agiert

man sucht sich dann blöd

Matthias F. schrieb:
> enn ich von deinem Code nur das hier übernehme:
> ethernetif.c:
> __ALIGN_BEGIN ETH_DMADescTypeDef
> __attribute__((__section__(".eth"),used))  DMARxDscrTab[ETH_RXBUFNB]
> __attribute__((aligned(8)));/* Ethernet Rx MA Descriptor */
> __ALIGN_BEGIN ETH_DMADescTypeDef
> __attribute__((__section__(".eth"),used))  DMATxDscrTab[ETH_TXBUFNB]
> __attribute__((aligned(8)));/* Ethernet Tx DMA Descriptor */
> __ALIGN_BEGIN uint8_t          __attribute__((__section__(".eth"),used))
> Rx_Buff[ETH_RXBUFNB][ETH_RX_BUF_SIZE]   __attribute__((aligned(8))); /*
> Ethernet Receive Buffer */
> __ALIGN_BEGIN uint8_t         __attribute__((__section__(".eth"),used))
> Tx_Buff[ETH_TXBUFNB][ETH_TX_BUF_SIZE]   __attribute__((aligned(8))); /*
> Ethernet Transmit Buffer */
>
> geht das Lan wie es soll. Allerdings wird die Main nur 40.000 in der
> Sekunde durchlaufen.

hier werden die buffer für die LAN schnittstelle
also descriptoren und TX/RX Buffer
auf 8byte aligned in die extra 16kb SRAM 2 gelegt


0x20000000...........0x20010000..............................0x2004C000. 
...
_____DTCM RAM_______|______240kb SRAM_______________________|__16kb SRAM 
..


der DTCM ist aber an einem anderen BUS angebunden
Daher auch probleme mit DMA und daten die im DTCM RAM liegen.

ich würde von anfang an aufpassen wo welche daten liegen.
es ist dem µC nicht egal welcher RAM bereich das ist .


zB musst du mal schauen wo der STACK in deinem Linkerfile liegt.
wenn du nur eine RAM region hast udn der STACK liegt am ende ...

ist er momentan in den letzten 16kb

STACK sollte im indealfall im DTCM liegen
also den ersten 64kb
bei mir am ende des DTCM RAM

wenn man den ganzen quatsch mal umgebogen hat , gehts

wenn dir das zu langsam ist ..
lege die funktion in den ITCM RAM
hier ist quasi auch 0Waitstates für befehle und damit voller MCU takt
der JPEG decoder von elm chan läuft dann auf ca 260% gegenüber normalen 
funktionen aus dem Flash

Matthias F. schrieb:
> Eine solche gute Antwort findet man eher seltener in diesem Forum.

ich kann sowas auch nicht gut erklären ^^

ob ich damit richtig liege weiß ich leider selbst nicht 100%ig.


Ich habe aber viele anfängliche Probleme durch viel testen beseitigt 
bekommen.

Ich hatte oft Probleme mit SW teilen die schon ewig funktioniert hatten 
, dann plötzlich aber langsam wurden auch wenn nur minimal was geändert 
wurde.
zB eine zusätzliche Variable in ein struct.
Ganze SW teile waren danach total langsam.
Durch das neue kompilieren inkl der neuordnung der Variablen war dann 
die eine oder andere Variable nicht richtig aligned.

die zugriffe werden dann x mal hin und hergeschoben und das bremmst dann 
massiv.
erst das 8byte aligning und die manuelle ordnung im RAM brachten das 
gewünschte ergebnis.

Ich würde dennoch von anfang an den RAM richtig aufteilen.
Im Cube Script war auch mal der Fehler den STACK am ende des DTCM zu 
legen.
OK , funktioniert.
Da das aber nur ein pointer ist und kein reservierter Bereich. kann man 
ein großes Array anlegen und schreibt vom DTCM über den STACK in den 
normalen RAM

witzig wirds erst dann wenn DMA dazukommt und seine Probleme mit dem 
DTCM RAM hat.
Denn der DMA kann leider nicht überall hin schreiben/lesen