Robusterer P-FET als IRF5210? Geht das?

Gast #6815291
Lesenswert?

Hallo Leute,

für ein 48Vdc Baugruppe mit einer großen Eingangs-Kapazität (~2000µF, 
bestehend u.A. aus mehreren parallelen Alu-Poly-Kondensatoren) muss ich 
einen analogen "Inrush-Limiter" für die HighSide auslegen, so in der 
Art, wie er hier ganz unten auf der Seite gezeigt wird 
https://recom-power.com/de/rec-n-inrush-current--a-guide-to-the-essentials-119.html?0

Leider muss die Lösung eine analog sein, da dahinter hochsensibler 
HF-Voodoo passiert und eine vorherige Lösung mit einem linear 
optimierten N-FET und einem integrierten Charg-Pump-Treiber zu sehr 
gestört hat.

Ich habe dafür den IRF5210PbF (TO220), von Infineon ins Auge gefasst. Es 
werden 3-4 hiervon parallel vorgesehen. Er ist nach meiner Recherche im 
Vergleich der SOA-Diagramme der robustetste P-FET den ich finden konnte. 
@1ms bis zu 20A/50V.

Da die Baugruppe allerdings auf einer Metall-Kern Leiterplatte sitzt um 
an einen kühlkörper geflanscht zu werden, wäre eine D2Pak/TO263 Version 
wie der IRF5210SPbF besser geeignet. Aber leider ist diese Version laut 
SOA-Diagramm deutlich anders: @1ms "nur" bis zu 10A/50V. Und Platz für 
6-8 von denen hätte ich leider auch nicht. :-(

Hättet ihr vielleicht eine andere Empfehlung eines P-FETs?
Gast #6815561
Lesenswert?

Möglicherweise kann auch ein etwas anderes Konzept greifen...

Kräftiger N-Mos und ein "Photovoltaic MOSFET Driver" der die 
Gate-Spannung erzeugt. Auf der Eingangsseite dann eine 
Konstantstromquelle als Rampe die den N-MOS langsam durchsteuert.

https://www.vishay.com/docs/83469/vom1271.pdf

Möglicherweise gibt es solche Bauelemente mit eher linearem Verlauf, die 
habe ich aber gerade nicht zur Hand (weil bisher noch nicht benötigt).

Ist vermutlich eine elendige Frickelei um die jeweiligen Kennlinien 
zusammen zu bringen spart aber eine Ladungspumpe und ermöglicht trotzdem 
N-MOS Fet.
Persönliche Seite #6816367
Lesenswert?

Ein Problem ist das Schaltungskonzept: mit dem Spannungsteiler und C 
steigt die Gatespannung zwar kontrolliert langsam von 0 auf z.B. -15V, 
aber am Schaltpunkt/Miller-Plateau geht es dann doch recht schnell, 
weswegen dann (zu) hohe Ströme in kurzer Zeit entstehen. Dazu kommt, 
dass in den ersten Millisekunden (Ug<Ugth) gar nichts passiert.

2 Lösungsideen:
1. eine kompliziertere Schaltung, die dU/dt am Ausgang begrenzt und den 
Fet am Schaltpunkt entsprechend langsamer durchschaltet (2 zusätzliche 
Transistoren + Hühnerfutter). Mit der Lastkapazität ist I bekannt, du 
kannst beliebig langsam schalten und im SOA bleiben.

2. Puls-belastbare Widerstände parallel zum FET. Die machen dann einige 
Millisekunden Schwerstarbeit bis der FET zu leiten anfängt. (Das 
entspricht Schaltung 7 im Recom-Link)
Für die Widerstände würde ich mir CMB0207 von Vishay anschauen.
(Firma: matzetronics) #6816423
Lesenswert?

A. Anfänger schrieb:
> Matthias S. schrieb:
>> die klasssische Lösung mit dickem NPN und Elko (wie ein
>> Linearregler)
>
> Bitte um Verzeihung: Welche Schaltung genau ist denn gemeint?
> Komme gerade nicht darauf, vielleicht ist gar nicht Highside
> angedacht - oder doch?
https://de.wikipedia.org/wiki/Spannungsregler#/media/Datei:Ser_stab.svg

Nur die Z-Diode durch einen Elko ersetzen.
Gast #6817162
Lesenswert?

Tilo R. schrieb:
> 1. eine kompliziertere Schaltung, die dU/dt am Ausgang begrenzt und den
> Fet am Schaltpunkt entsprechend langsamer durchschaltet (2 zusätzliche
> Transistoren + Hühnerfutter). Mit der Lastkapazität ist I bekannt, du
> kannst beliebig langsam schalten und im SOA bleiben.
>
> 2. Puls-belastbare Widerstände parallel zum FET. Die machen dann einige
> Millisekunden Schwerstarbeit bis der FET zu leiten anfängt. (Das
> entspricht Schaltung 7 im Recom-Link)
> Für die Widerstände würde ich mir CMB0207 von Vishay anschauen.

Ich wollte die Schaltung eh schaltbar machen. Ein einfacher NPN gegen 
Masse, soll den FET zu oder abschaltbar machen. Der Strom wird eh im 
System gemessen, so das eine Logik einen zu langen Stromfluss im 
Einschaltmoment, oder zu hohe Verbräuche erkennt und abschalten kann. 
Die Rampe wird allerdings nicht wirklich gesteuert - nur per Ladung des 
CAPs parallel zum Gate.

Deine zweite Lösung habe ich auch schon überlegt. Allerdings etwas 
anders:
Zwei P-FETs werden seriell verschaltet (ich benenne es jetzt im Singular 
- es werden aber jeweils mehrere parallel vorgesehen). Der Erste wird 
"Digital" nur an/aus gesetzt (also ohne "Einschaltstrombegrenzung") und 
dient als "Not-Aus". Der Zweite wird als zuschaltbarerer 
"Einschaltstrombegrenzer" vorgesehen, und bekommt allerdings einen 
Widerstand der eine kleine Vorladung erlaubt implementiert. -> Skizze im 
Anhang ;)
Angehängte Dateien:
Gast #6817344
Lesenswert?

Matthias S. schrieb:
> A. Anfänger schrieb:
>> Matthias S. schrieb:
>>> die klasssische Lösung mit dickem NPN und Elko (wie ein
>>> Linearregler)
>>
>> Bitte um Verzeihung: Welche Schaltung genau ist denn gemeint?
>> Komme gerade nicht darauf, vielleicht ist gar nicht Highside
>> angedacht - oder doch?
> https://de.wikipedia.org/wiki/Spannungsregler#/media/Datei:Ser_stab.svg
>
> Nur die Z-Diode durch einen Elko ersetzen.

Eigentlich scheint es (oder ist) einfach, jetzt schäme ich
mich fast, es nicht ohne den Hinweis kapiert zu haben.

Und jetzt ist mir auch klar, daß das eine brauchbare Lösung
wäre (und warum).

Vielen Dank!
Persönliche Seite #6817483
Lesenswert?

Limiter schrieb:
>> 1. eine kompliziertere Schaltung, die dU/dt am Ausgang begrenzt und den
>> Fet am Schaltpunkt entsprechend langsamer durchschaltet (2 zusätzliche
>> Transistoren + Hühnerfutter). Mit der Lastkapazität ist I bekannt, du
>> kannst beliebig langsam schalten und im SOA bleiben.
>> [...]
>
> Ich wollte die Schaltung eh schaltbar machen. Ein einfacher NPN gegen
> Masse, soll den FET zu oder abschaltbar machen. Der Strom wird eh im
> System gemessen, so das eine Logik einen zu langen Stromfluss im
> Einschaltmoment, oder zu hohe Verbräuche erkennt und abschalten kann.
> Die Rampe wird allerdings nicht wirklich gesteuert - nur per Ladung des
> CAPs parallel zum Gate.

Meine Idee war: Setze unten einen N-Fet und mache einen C-R-Hochpass vom 
Ausgang deiner Schaltung zu dessen Gate.
Sobald dU/dt * C > Ugth/R beginnt der untere FET zu leiten. Der steuert 
oben einen PNP an, der die Gate-Spannung begrenzt.

Ich würde mir gut überlegen, so viele IRF5210 hintereinander zu 
schalten. Die haben zwar ein Rdson von 60mΩ, das sind bei 10A aber auch 
schon 6W. Das wird eine Materialschlacht: entweder viele parallel oder 
viel Kühlung.
Gast #6817726
Lesenswert?

Tilo R. schrieb:
> Ich würde mir gut überlegen, so viele IRF5210 hintereinander zu
> schalten.

Ich schrob oben schon, das ich mehrere parallel vorsehe und dass das 
ganze auf einer Metallkernleiterplatte sitzt - und auch das es in der 
Highside erfolgen muss (und das Ladngspumpen negative Effekte hatten).

Diese wird an einen Kühlkörper angeschlossen, welcher wiederum von 
Flüssigkeit durchströmt wird. - Die ist zwar eigentlich für den 
Schaltungsteil dahinter (das VooDoo-HF zeugs, von dem ich nichts 
verstehe) aber das das System schon da ist und ausreichend groß 
dimensioniert ist, wird es kurzerhand mitbenutzt.

Als IRF5210 alternative habe ich neben dem oben schon benannten 
SQM100p10-19L (vielen Dank an Ralf dafür) auch den ITXA96P085T (oder 
auch ein ITXA76P10T) gefunden. - IXYS ist zwar deutlich teurer (was ja 
üblich ist bei IXYS) aber dafür (oder deswegen?) auch noch mit 
Lagerbeständen bei den Distries aufwartet.
Gast #6817738
Lesenswert?

H. H. schrieb:
> Was spricht gegen einen Vorwiderstand, der dann von einem Relais (oder
> auch einem MOSFET) überbrückt wird? Das ist die bewährte Methode.

Das ist nach meiner Erfahrung der sicherste und einfachste Weg.
Als Vorwiderstand verwende ich NTCs.

Icke schrieb:
> Kräftiger N-Mos und ein "Photovoltaic MOSFET Driver"
wenn der große RDSon des Pfet stört.

Funktioniert beides zusammen ganz hervorragend.

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren