Gast
#5138630
Der ATTiny1616 hat einen "fractional baudrate generator", der es gestattet auch nicht "passende" Quarze zu verwenden. Wie funktioniert dieser Generator? Kann man den mit ein paar Logik-IC (TTL) nachbauen?
Gast
#5138663
Bilgöl schrieb: > Der ATTiny1616 hat einen "fractional baudrate generator", der es > gestattet auch nicht "passende" Quarze zu verwenden. Wie funktioniert > dieser Generator? Nach dem DDS-Prinzip natürlich, ggf. kombiniert mit dem PLL-Prinzip. Was denn sonst? > Kann man den mit ein paar Logik-IC (TTL) nachbauen? Klar, es ergibt dann nur absolut keinen Sinn mehr. Dieser "fractional baud rate generator" ist doch nur ein WorkAround um (aus welchen Gründen auch immer) bezüglich der UART ungünstig designte Hardware. Wenn man nun eine spezielle Hardwareerweiterung für die UART in Betracht zieht (was durchaus mal passieren kann), kann man diese dann allerdings auch gleich taktmäßig passend bauen. Damit entfällt dann aber auch unmittelbar die Erfordernis für einen derartigen Workaround... Die einfachste diesbezügliche Hardwareerweiterung wäre übrigens sowieso keine Ansammlung irgendwelcher Logic-ICs, sondern einfach ein weiterer Tiny (mit UART und passendem Baudraten-Quarz).
Beitrag #5138743 wurde von einem Moderator gelöscht.
Bilgöl schrieb: > Wie funktioniert > dieser Generator? Die Baudrate ist doch normalwerweise weit langsamer als der Takt des Prozessors. Es wird dann einfach an geeigneter Stelle ein Takt länger order kürzer gewartet - eventuell nur bei bestimmten Bits im Byte. Gibt etwas mehr Jitter bei den Signalflanken (und deren Auswertung) aber viel weniger Abweichung insgesamt. Mann sollte immer im Datenblatt nachlesen ob es ein Mindestverhältnis Takt:Baudrate gibt, ab der zusätzliche Teiler benutzt werden kann.
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.