Coolrunner Ausgang statisch auf Low setzen

Hmm Gast #3098261
Lesenswert?
• ▲
▼ 
Ich möchte den Ausgang eines Coolrunner statisch auf Null setzen.

Habe dazu in der Top-level-Entity folgendes geschrieben:

1
entity xyz is

2
  port (

3
    abc     : out std_logic := '1';

4
    def     : out std_logic := '0'

5
        );


Die Signale werden absichtlich in dem gegenwärtigen Design nicht 
verändert.
Sollen aber in anderen Designs auf der selben Platine auch einmal 
dynamisch sein.

Die Signal aber die nun einen Default von '0' haben High Pegel.

Bei allen fraglichen Pins bekomme ich die Fehlermeldung:
"Xst:1306 - Output <rsync> is never assigned."
was ja soweit auch richtig ist, aber eben beabsichtigt.

Merkwürdigerweise finde ich dazu garnichts im Netz oder suche nicht 
richtig.

Hat jemand einen Tip? (Elektrische Änderungen sind leider nicht 
möglich)!
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Hmm Gast #3098310
Lesenswert?
• ▲
▼ 
Scheint irgendwie doch nicht zu klappen. Bei den Pulldowns gibt es 
Schwierigkeiten und die sind ja gerade das Problem, weil die ISE ohne 
weiteres Eingreifen die Ausgänge auf High setzt.

1
architecture -- ...

2
  attribute PULLUP: string;

3
  attribute PULLDOWN: string;

4
  attribute PULLUP of abc: signal is "YES";

5
  attribute PULLDOWN of def: signal is "YES";

6
        -- ...

7
        begin

8
        -- ...

9
end;


Anscheinend sind die Netze garnicht mehr da, wenn er auf die Attribute 
stösst:
"Cpld:1142 - PULLDOWN specified for net 'def' is ignored. The net cannot
   be located in the netlist."

Vielleicht das falsche Attribut?
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Hmm Gast #3098424
Lesenswert?
• ▲
▼ 
>Einfach im Code 0 oder 1 zuweisen und fertig.
> Wo ist das Problem?
Ein Problem gibt es dabei nicht.

Bin nur nicht darauf gekommen, das ein Signal, dass einen Default-Wert 
noch einmal eine Zuweisung braucht. Bei Quartus ging das nämlich ohne 
zusätzliche Zuweisung.

Aber Danke erstmal.
Werde ich am Montag probieren.

Vielleicht kann noch jemand diese Lösung bestätigen?
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Duke Scarring Gast #3102058
Lesenswert?
• ▲
▼ 
Hmm schrieb:
> Bin nur nicht darauf gekommen, das ein Signal, dass einen Default-Wert
> noch einmal eine Zuweisung braucht. Bei Quartus ging das nämlich ohne
> zusätzliche Zuweisung.

Bei Xilinx werden je nach Zielarchitektur verschiedene VHDL-Parser bzw. 
Toolchains verwendet. Ich vermuten, daß an der CPLD-Toolchain schon seit 
einer Weile nichts mehr entwickelt wird.

Außerdem bilde ich mir ein, das bei meinen letzten Versuchen mit einem 
XC9536XL die Initialisierung von Signalen auch nicht ging.

Duke
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.