-
Thread
MachineLogMonitor – Textlogs von RS232, CAN und CAN-Trace-Dateien mehrere gefilterte Ansichten
Signaldekodierung. Nur Textlogs mitlesen, mehrere Sichten gleichzeitig. Technik: Python >= 3.10, PySide6, python-can, pyserial. MIT-Lizenz. Entwickelt und getestet unter Windows. Linux sollte über pyserial/SocketCAN laufen, ist aber ungetestet. **Quellcode und Installation** Das Paket liegt auf
-
Thread
Pi Pico PWM mit Totzeit
nachgestellte PWM startet sauber und läuft auch durch. Nur ab- und zu entsteht entweder auf der High-Side oder der Low-Side ein längerer Puls, der sich natürlich negativ auf das Ausgangssignal auswirkt. Anbei ein Bild was ich meine: - gelb: low side - türkis: high side - lila: (gefiltertes) Ausgangssignal
leerlaufen kann. Sorry, ist mein erster Versuch mit Fifo und PIO. Der PIO-Code [pre] ; GPIO2 = Low-Side, GPIO3 = High-Side ; Systemtakt: 150 MHz .wrap_target ; --- HIGH-SIDE Phase --- pull block ; High-Side-Dauer aus FIFO holen mov x, osr ; Verschiebe in das X-Register
-
Thread
CCD-Sensoren, Analog-FPGAs, Ventuno Q für Profis uvam
area of each pixel, the sensor achieves higher light-collection efficiency than conventional front-side illuminated (FSI) architectures. This results in quantum efficiency (QE) of up to 73% at 550 nm and 15% at 940 nm, improving performance in challenging lighting conditions and near-infrared applications
-
Thread
"Reparatur"-Bericht Samsung TV - RU-Serie - Bootloop wegen CVK-Lines
intensiver werdend (11.jpg); scheinbar haben die 150R da was "rausgebrannt" mit der Linie als side-effect... Fortsetzung folgt...
-
Bild
Display eines Stabilock Kommunikations-Testsets mit Fehlermeldung
15.10 0.834 12.55 4032 STABILOCK UNIVERSAL ANALOG/DIGITAL COMMUNICATION TEST SET SELF-CHECK Power Supply failed 1 AF Detector ok 3 IF-UNIT ok 4 Mod Generator A ok 5 Mod Generator B not installed 9 Slave Computer ok Monitor Control ok Output-Unit ok UHF-Synthese ok Dekaden Synthese ok FM Modulator ok RF Attenuator ok RF Count Unit ok RF Detector ok Duplex ok Self Check failed. START SELF CHECK START LED-TEST RETURN S2 S3 S4 S5 S6 DUPLEX RX VOLT DIST SINAD CCITT VOLTM
-
Thread
Ordner: Nur-lesbarer Zweitpfad
the "share user folder" in tracking the files. ... The files are not being written to either side(windows or WSA). This seems to be an internal bug with the implementation of "share user folder". The issue, though, is persistent in that it will continue to report incorrect info. ... Again,
-
Thread
Suche Hilfe: Kleines Platinenlayout (12V/20A MOSFET) für JLCPCB gegen Aufwandsentschädigung
den man die ganzen Schutzbausteine herum selbst entwickelt, oder ob man nicht mit einem Smart High-Side-Switch besser bedient ist der das alles schon integriert. Z.B. sowas hier: https://www.infineon.com/part/BTS50015-1TAD https://www.lcsc.com/product-detail/C2150052.html
-
Bild
Übersicht der I/O-Anschlüsse eines Geräts
3.2 Type-A USB Type-C DP Power input 3pin Phoenix AIR-05 Rear I/O COM USB 2.0 CANFD Combo Jack DIO Side I/O ANT Port ANT
