-
Bild
Screenshot eines Online-Forums für Mikrocontroller
05.08.2026 11:26 Was macht diese Zusatzschaltung in meinen Hameg HM605 Oszilloskop? T. 27 05.08.2026 11:23 [V] Rigol MS02202A Digital-Oszilloskop 200 MHz Heike M. 1 05.08.2026 11:15 Test: Inline bilder Daniel A. 3 05.08.2026 11:10 USB Stick Clonen Michael B. 22 05.08.2026 11:09
-
Bild
Biografie von Jean Maurice Emile Baudot
. zum Offizier der Ehrenlegion ernannt, 1896 zum Ehrenmitglied des Institut de France. B. starb am 23. März 1903 in Paris. 25 Jahre nach seinem Tod erhielt er noch eine späte Ehrung: Auf deutschen Vorschlag beim Internationalen Telegrafen-Kongreß in Berlin wurde Einheit der Telegrafier-Ge-Lit. ETZ 4
-
Bild
Zahlenrätsel auf schwarzem Hintergrund
0?11X7712714470446*2*6*74 789010687*387**X*8218???3*34069251? 8568934II*X*6***M59*3*7*71*X*8227364 23*761?3267599024?732*562*6?37110*943 78105661*586457*48?1*X*93*6?3479*649 *531*4*92*548992662*68*371377180*5346* *4147?3*1591*7*4855*8792094*362*X*572 259109*X*5*11711605*2078?1*894?13?2905 0106?1069?*
-
Bild
Ausschnitt eines Schaltplans
16 V R30 100 Ω 1/10 W R27 1.2 MΩ 1% 1/16 W C24 2.2 nF 50 V R29 100 Ω 1/10 W R16 133 kΩ 1% 1/16 W C23 2.2 nF 50 V R13 33.2 kΩ 1% 1/16 W C7 2.2 µF 25 V C8 330 pF 50 V R12 0.02 Ω R9 47 Ω 1/10 W T1 EE1621 NC FWD SR VO BPS GND CONTROL
-
Bild
Verdrahtungsplan zwischen Steckern
SV15 26V6 SV14 25V6 SV13 24V6 SV12 23V6 SV11 22V6 SV10 21V6 SV9 20V6 SV8 19V6 SV7 18V6 SV6 17V6 SV5 16V6 SV4 15V6 SV3 14V6 SV2 13V6 SV1 12V6 RÖ15 RÖ2 RÖ1 0 1 2 3 4 5 6 7 8 9 0 1 2 3 4 5 6 7 8 9 0 1 2 3 4 5 6 7 8 9 ZV9 9VG ZV8 8VG ZV7 7VG
-
Bild
Bestückte Leiterplatte mit Mikrocontroller
LCR-TC. J4 15 16 17 18 19 20 01 02 03 04 05 06 07 08 09 10 11 12 CE U7 U2 C23 R19 C22 R18 U1 R17 R16 C21 R15 C19 16.000 C16 R9 R11 R13 R10 R12 R14 C24 DZ2 DZ1 C15 C14 C8 C13 P1 P2 T 1 1 10s 0 1 15s 1 0 20s 0 0 25s U4 DZ1 C10 C9 C7 C6 R6 R5 R4 R3 U5 J1 U3 C11 R7 C12 U2 C2 U6 R2
-
Bild
Bestückte Leiterplatte mit Mikrocontroller
LCR-TC. U4 15 16 17 18 19 20 01 02 03 04 05 06 07 08 09 10 11 12 CE U7 C23 R19 U2 C22 R18 R17 R16 C21 U1 ATMEGA328PA AU 1640 R8 C15 R15 C19 R9 R11 R13 R10 R12 R14 C24 16.000 P1 P2 T 1 1 10s 0 1 15s 1 0 20s 0 0 25s C13 DZ2 DZ1 C15 C14 C8 U3 C10 C11 R7 U4 C6 C7 D3 D2 D2 U2 C2
-
Bild
Schaltplan eines CY7C65632 Mikrocontrollers
D_P 25 OVR#1 28 VREG 10 XIN 6 DD-2 FT2232H_D_N 11 XOUT 7 DD+2 FT2232H_D_P 24 OVR#2 17 RESET 12 DD-3 23 SELFPWR 13 DD+3 18 TEST/I2C_SCL OVR#3 20 PWR#/I2C_SDA 26 GND 1 D- 2 D+ DD-4 15 EXP 16 DD+4 19 OVR#4 RREF 8 DD-3 10k R35 3.3V 10k R36 649 R37 100k LED13 SMDLED R55 4.7k C13 100nF C15 100nF C16 100nF C17
-
Bild
Datenblatt für gegossene Leistungsinduktoren
Temperature Rise Current Max Typ Irms AMELH4018S-R47M 0.47 0.34 0.31 20 3.1 2.0 19.2 12.8 11.3 12.7 19.8 23.3 AMELH4018S-1R0M 1.0 0.86 0.79 20 38.0 6.4 4.3 47.2 40.8 7.9 8.8 14.5
-
Bild
Dateiliste eines alten Dateimanagers auf einem Display
17.02.97 11:18 20DB .COR 72 10.01.97 10:09 C_11A1 .LIM 198 1.01.80 1:07 C_11A2 .LIM 216 1.01.80 1:23 C_11A2X .LIM 216 1.01.80 1:28 C_11B .LIM 216 1.01.80 1:35 C_14N .LIM 216 1.01.80 3:08 C_22A .LIM 198 1.01.80 3:17 C_22B .LIM 216 1.01.80 3:17 DEMO1 .CST 207 1.01.80 7:44 DEMO1 .RSC 10159 4.06.00 5:09
-
Bild
Infografik zum LWMalloc Speicherallokator
overhead + compact implementation Real-world performance: LWMalloc vs. ptmalloc 53% faster execution time 23% lower memory usage Lines of code: 530 vs. 4838 Size (KB): 20 vs. 116 LWMalloc balances performance and memory efficiency for resource-constrained environments LWMalloc: A Lightweight Dynamic Memory
-
Bild
Schaltplan einer Pumpensteuerung mit Mikrocontroller
CV C1 330 uF C2 100 nF M1 fresh pump M2 waste pump D4 SR204 Q1 IRL 510 R21 10 k R22 1 k Q2 BC 677 R23 10 k uC1 Attiny84A-PU RESET PB3 PB2 XTAL2/PB1 XTAL1/PB0 PA7 PA6 PA5 PA4 PA3 PA2 AREF/PA0 VCC SW1 upper SW2 lower SW3 waste SW4 fresh SW5 QUIT ALARM SW6 RESET RV1 10 k R1 10 k R2 10 k R3 10 k R4 10 k
-
Bild
Schaltplan einer Pumpensteuerung mit ATtiny84A
10 k, SW1 upper, SW2 fresh, SW3 lower, SW4 waste, SW5 RESET, SW6 QUIT ALARM, R22 1 k, Q2 BD 677, R23 10 k, RV1 10 k, uC1 ATtiny84A-PU, C3 100 uF, R1 10 k, R2 10 k, R3 10 k, R4 10 k, R5 10 k, R6 10 k, D2 fresh empty, D3 waste full, R11 470, R12 470, R13 1.5 k, Q3 BC547, BZ1 ALARM
-
Bild
Oszilloskop-Messungen einer AM-Modulation
Typ Zeit Quelle CH1 Δt 121.0ms ΔV 160mV Cursor 1 42.0ms -16.0mV Cursor 2 -79.0ms -176mV 13-Okt-25 08:23 388.035Hz Δt 2.420ms ΔV 8.00mV Cursor 1 840us -8.00mV Cursor 2 -1.58ms -16.0mV 13-Okt-25 08:24 1.02913kHz Δt 1.000ms ΔV 16.0mV Cursor 1 720us -144mV Cursor 2 -280us -128mV 13-Okt-25 08:25 1.0423kHz Modulation
-
Bild
Schaltplan mit GPIO-Eingängen und Testausgängen
+5V, TVS1, R1, GPIO 23 Input, S1 Klingel Tester 1, TVS2, C1, 5.2 V, S2 Klingel Tester 2, TVS3, R2, GPIO 24 Input, R4, S3 Klingel Tester 3, TVS4, C2, 5.2 V, TVS5, R3, GPIO 5 Output, D1, T1, Tödlicher, R12, R13, GPIO 17 Output
-
Bild
Schaltplan mit IC1 4069 und IC2 4028
LED, Ub = 3V, I = 0,45mA, Ub = 5V, I = 2,8mA, Ub = 9V, I = 10,2mA, D6...D11 = 1N4148, Ub = 15V, I = 23,5mA
-
Bild
Schaltplan einer isolierten Spannungsregelung
100K GND +5V R18 470K C47 10n U13 MCP6021-E/SN 8 7 6 5 4 3 2 1 ErrorAmp R22 30K Regulated_Voltage R23 10K R25 0R R26 10K C66 10n C65 220p R27 1K0 GND -5V
-
Bild
Schaltplan mit Gate-Treiber, Optokoppler und Operationsverstärkern
VCC, ISO-12V, LM675T/NOPB, R30, 10K, R32, 10K, ISO_GND, DAC U SOLL, Regulated Voltage, R22, 30K, R23, 10K, R24, 16K, R26, 0R0, R27, 1K0, R28, 10K, C66, 10n, C64, 220p, C65, 10n, MCP6021-E/SN, GND, +5V, R17, 100K, C48, 1n, ISO+5V, MCP6021-E/SN, U15, 8, 7, 6, 5, 4, 3, 2, 1, NC, GateDriver, ISO_GND, HCNR200
-
Bild
Schaltplan einer elektronischen Schaltung
D7506, B0BA03600009, C7506, F2A1C220A455, 0.1uF, R7507, 47K, T7507, 270, D7507, B0BA01900005, K1KY23AA0606, CL6731 bis CL6734, CL6729 bis CL6734, GND, BUCKUP, SDA0, SDA2, DC_DC, FL_DC_DC_ON_H, FL_VP, FL_DC_DC, PW_XSW_3V8, PW_XSW_3V8, PW_XSW_3V8
-
Bild
Foto einer beschrifteten Leiterplatte mit Funktionserklärungen
C5, R4, C1, R6, C4, R1, Q1, C7, R5, C8, R10, R9, C6, R12, C11, U1, R14, C10, J2, J3, T1, J7, J2, C23, C24, FL1, C27, C25, C26, F3, R26, U8, C13, C12, R21, R22, U2, C17, L3, L1, D3, D6, R15, C18, U4, R24, F81, D4, R29, C20, D5, R30, R28, R27
-
Bild
Ausschnitt eines elektronischen Schaltplans
10k AD9280_STBY 16 AD9280_OTR 13 GND 0.65-2.65V DSO_CHO 27 AIN 28 AVDD 19 CLAMP 17 STBY 20 CLAMPIN 23 MODE 0.1% R46 10k R47 10k GND 3 V+ 4 25 REFBS 24 REFBF 26 VREF 18 REFSENSE 14 DRVSS 1 AVSS 22 REFT 21 REFT S AVDD/2 U13 TLV3541DBV 2 TP8 TP_AD_REF C69 10u C63 10u C67 100n C70 100n C72 100n GND D0 5
-
Bild
Tabelle zur Definition von Jahr, Woche und Ländercode
5 2005 F 11-12 6 2006 G 13-14 7 2007 H 15-16 8 2008 J 17-18 9 2009 K 19-20 A 2010 L 21-22 B 2011 M 23-24 C 2012 N 25-26 D 2013 P 27-28 E 2014 Q 29-30 F 2015 R 31-32 G 2016 S 33-34 H 2017 T 35-36 J 2018 U 37-38 K 2019 V 39-40 M 2020 X 41-42 N 2021 Y 43-44 P 2022 Z 45-46 R 2023 3 47-48 S 2024 6 49-50 T
-
Bild
PCB-Layout Ansicht in KiCad
.2 User.3 User.4 Zones User.1 User.2 User.3 User.4 Dimensions Pads 106 1 3 5 7 9 11 13 15 17 19 21 23 25 27 29 31 33 35 37 39 41 43 45 47 49 Nets 44 Unrouted X 172.7000 Y 102.9000 dx 172.7000 dy 102.9000 grid 0.1000 mm Route Single Track J1 Ref** J1
-
Bild
Schaltplan einer RS485-Isolationsschaltung
744231091 120R R1 DMX_IN_B_FUSED J1 XLR3_DMX_IN DMX_IN_A_RAW F2 Polyfuse_Small DMX_IN_A_FUSED 22R SM712_50T23 3 DMX_IN_GND_ISO R_SER_A 22R 7 THVD2410DR RS485_RX GND DI 4 DE R_DI 10k 3 DMX_IN_GND_ISO R_EN1 10k 2 DMX_IN_RE RO 1 R_LED1 390R 6 VCC C_THVD 22u DMX_IN_GND_ISO DMX_IN_5V_ISO PS1 MEELS060SC 10u C_PS1_
-
Bild
Schaltplan eines isolierten digitalen Ausgangs
OUT1, THVD2410, A, B, R_TERM_OUT1, 120R, J_TERM_OUT1, Jumper_2_Open, R_SER_A1, 22R, D1_OUT1, SM712_SOT23, FL1_OUT1, 100 mA, XLR_OUT1_A_RAW, J2, XLR3, 3, DMX_OUT1_GND_ISO, DMX_OUT1_A_FUSED, FL1_OUT2, 100 mA, XLR_OUT1_B_RAW, DMX_OUT1_B_FUSED, R_SER_A2, 22R, DMX_OUT1_GND_ISO, DMX_OUT1_5V_ISO, C_OUT1_BULK1,
-
Bild
Foto einer bestückten grünen Leiterplatte
D148 C31 C63 I93 C52 D90 R37 C58 C48 R25 C62 R29 R32 T85 0110 I92 C45 C41 R21 D130 I91 R16 C60 R13 R23 C47 R24 C61 R20 R12 T80 R11 C46 R26 D134 D32 C51 R27 R28 R14 R15 R19 R17 C42 R18 T86 R33 T88 D134 D132 T122 T121 T123 C43 R12 C40 I96
-
Bild
Tabelle mit Atmel Microcontroller Modellen und Gehäusen
TQFP64 7 XMega32A4U 8-bit Atmel Microcontroller TQFP44 16 XMega32E5 8-bit Atmel Microcontroller TQFP32 23 XMega384A3U 8-bit Atmel Microcontroller TQFP64 5
-
Bild
Liniendiagramm der Temperaturaufzeichnung 2/2025 - 1/2026
06 2025-05-06 12:06 2025-05-11 19:06 2025-05-14 02:06 2025-05-19 09:06 2025-05-22 16:06 2025-05-27 23:06 2025-05-30 06:06 2025-06-04 13:06 2025
-
Bild
Diagramm der Induktivität S11 über der Frequenz
45uH -50uH -55uH -60uH 1k 2k 3k 4k 5k 6k 7k 8k 9k 10k 11k 12k 13k 14k 15k 16k 17k 18k 19k 20k 21k 22k 23k 24k 25k 26k 27k 28k 29k 30k 31k 32k 33k 3 186/1601 35,571 kHz
-
Bild
Schaltplan eines CBE DS300-KN Systems
Max 2A Trenn-Relais R37 R12 Lade-Relais B2 6d temp Erweiterung "D+" Ground aktiv J12/1 GND 21) 22) 23) B1 GND F1 5A F2 10A F3 10A F4 10A F5 20A F6 20A F7 20A F8 3A F9 3A F10 3A R5 T1 FA2 FA3 FA4 FA5 FA6 Heizung vom "licht" abhaengig Licht Gruppe B Licht Gruppe A Kuehlschrank Ausg. AUX (Solarregler) Trittstufe
-
Bild
Diagramm einer Ladekurve eines Batterie-Sensors
CC BULK CV ABSORPTION STROM (mA) 600 450 150 0 SPANNUNG (V) 14 13.50 13 12.50 12 TEMP. (°C) 25 24 23 22 5min 10min 15min 20min 25min 30min 35min 40min 45min 50min 55min 60min 65min 70min 75min 80min 85min 90min 95min 100min 105min 11min
-
Bild
Joystick-Einstellungen in einer Software-Oberfläche
Axis 9: -32767 Buttons 0 10 20 30 40 50 60 70 1 11 21 31 41 51 61 71 2 12 22 32 42 52 62 72 3 13 23 33 43 53 63 73 4 14 24 34 44 54 64 74 5 15 25 35 45 55 65 75 6 16 26 36 46 56 66 76 7 17 27 37 47 57 67 77 8 18 28 38 48 58 68 78 9 19 29 39 49 59 69 79 Mapping Calibration Schließen
-
Bild
Bestückte grüne Leiterplatte mit elektronischen Bauteilen
13, STIDG 14, STIDG 15, STIDG 16, STIDG 17, STIDG 18, STIDG 19, STIDG 20, STIDG 21, STIDG 22, STIDG 23, STIDG 24, STIDG 25, STIDG 26, STIDG 27, STIDG 28, STIDG 29, STIDG 30, STIDG 31, STIDG 32, STIDG 33, STIDG 34, STIDG 35, STIDG 36, STIDG 37, STIDG 38, STIDG 39, STIDG 40, STIDG 41, STIDG 42, STIDG 43
-
Bild
Werbeplakat für Kyocera AVX NTN Antennenlösungen
Antenna Solutions for NTN KYOCERA AVX SEARCH YOUR SOLUTION ONLINE NTN: L+S-Band (B255, B256, B23) Hybrid NTN + Cellular 1004795 - Embedded 5G / LTE / NTN / GNSS SMT Antenna 617 - 2700 MHz 1002289 - LTE / NTN Cellular Wide Band FPC Antenna 698 - 2700 MHz NTN: L-Band or S-Band Circular Polarized 9002418L0
-
Bild
Ausschnitt eines elektronischen Schaltplans
12, VDD, 11, VODA, 15, PAD, LED_B1, BUS2_STB, 16, PA1, BUS2_TX, 17, PA2, BUS2_RX, 20, PA3, 22, PA4, 23, PA5, 42, PA6, VBUS, 43, PA7, D-, 44, D+, 46, SWDIO, 49, SWCLK, U9 USBLC6-25C6, 3, VBUS, D+, 2, D-, GND, Shield, J4, USB_B, F1 Fuse, +5V, C19 100n, U6 TJA1042T-3, +12V, GND, R3, 0, RXD, TXD, +3.3V, VIO
-
Bild
Schaltplan mit Mikrocontroller und Leistungsteil
4K7, Q1, 8.00 MHz, XTAL1 P00, P01, P02, P03, P04, SCLK, P05, P06, XTAL2 P07, P08, INT/TO, P10 bis P23, B4C21 IC1, R2 2K2, 330, MOC3041, I=100mA, R7 220, ST3 Kanal 1, TR1 TIC226, R8 220, ST10 Kanal 2, TR2 TIC226, R9 220, R16 68R, TR3 TIC226, ST9 Kanal 3
-
Bild
Schaltplan einer Mikrocontroller-Steuerung mit Netzteil
R8 220, TR2, TIC226, ST10, Kanal 2, R9 220, TR3, TIC226, ST9, Kanal 3, R18 68R, IC1 84C21, P10 bis P23, +5V, INT/TO, RES, T1
-
Bild
ESP Release Notes Changelog
Release v5.5.4 • March 27, 2026 Bugfix release update for ESP-IDF v5.5. ESP-IDF Release v5.3.5 • March 23, 2026 Bugfix update for ESP-IDF v5.3 and also the last bug fix release of ESP-IDF v5.3. ESP-IDF Release v6.0 • March 19, 2026 Major update for ESP-IDF v5.x. Release v6.0 is mostly compatible with apps
-
Bild
Schaltplan eines Netzteils
J3 3 2 1 D33 B40C5000 D19 SB408 1000uf 35V C23 C24 C22 0.1uf D16 1N4007 1uf 35V U6 LM317 R33 220 R35 3.3K R39 3.3K R40 22 C25 1000uf 35V C32 C33 C35 0.1uf U8 LM337 VI VO AD R41 220 C34 1uf 35V D20 1N4007 470uf 35V 470uf 35V C44 C45 C42 0.33uf U9
-
Bild
Zeitstempel einer Messreihe
15.250 18:24:16.245 18:24:17.243 18:24:18.240 18:24:19.237 18:24:20.265 18:24:21.260 18:24:22.258 18:24:23.256 18:24:24.254 18:24:25.253 18:24:26.251 18:24:27.247 18:24:28.247 18:24:29.243 18:24:30.242 18:24:31.240 18:24:32.238 18:24:33.238 18:24:34.237 18:24:35.236 18:24:36.239 18:24:37.239 18:24:38.239
-
Bild
Schaltplan eines LM2596 Buck-Regulators
LOAD D1 CIN Copyright © 2016, Texas Instruments Incorporated VOUT = VREF (1 + R2/R1) where VREF = 1.23 V R2 = R1 (VOUT/VREF - 1) Select R1 to be approximately 1 kΩ, use a 1% resistor for best stability. CIN = 470-µF, 50-V, Aluminum Electrolytic Nichicon PL Series COUT = 220-µF, 35-V Aluminum Electrolytic
-
Bild
Blockschaltbild einer Strom- und Steuerplatine
Firmware vorhanden · seriell (USB ~0,5 m) 2x Noctua NF-A4x10 PWM 12 V · PWM von D9 WS2812B-Segment 23,5 cm (~14 px) · 5 V · DIN von D2 + 330 Ω · IP30 12 V 5 V NeoPixel-Daten (D2) Lüfter-PWM (D9) Ethernet-Daten USB (Pi->µC)
-
Bild
Schaltpläne und Frequenzgang eines Filters
ausgelegt und wurde etwas näber zum Bass verlagert. Fast linearer Verlauf auf +6 dB, +/- 0,3 dB! R22 3.3K R23 3.3K R24 10K R25 10K R26 3.3K R27 10K R28 10K C12 3.3n C13 3.3n C6 33n C7 4.7n C8 4.7n U3 TL071 U4 TL071 out2 2. Referenzfilter die Mitten in der Grafik in Farbe Rot. V(out2) in der Grafik.
-
Bild
Schaltplan einer 7-Segment-Anzeige mit Logikschaltung
Sek, IC3b, 1 Sek, IC2, R20, IC5c, IC4a, HEF4073BP, D1, 1N5818, D2, 1N5818, IC4b, IC5d, R22, 100R, R23, 100K, R24, 100R, R25, 100K, BS108, T1, T2, Stromversorgung 3,6 Volt, Batt1, IC5c, IC1p, IC2p, IC3p, IC4p, IC5p, 100nF, IC5f, IC5e, HEF40106BP, HEF40106BP, R21, 4K7
-
Bild
Pinbelegung RAK3112 Modul
, 13, GND, 14, 15, RF_WIFI, 16, GND, 17, RESET, 18, GPIO41, 19, GPIO42, 20, VDD, 21, VDD, 22, GND, 23, GPIO45, 24, GPIO0 / Boot, 25, GPIO1, 26, GPIO2, 27, GPIO9 / 12C1_SDA, 28, GPIO4 / NC, 29, GPIO11 / SPI0_MISO, 30, GPIO12 / SPI1_MOSI, 31, GPIO13 / SPI_SCK, 32, GPIO14 / AIN1, 33, GND, 34, 35, 36, GND
-
Bild
Schaltplan Strommessung und Offset-Spannung
LOAD_CURR, Strom 5mV/A am Ausgang V=20 -> 100 mV, R42 15a 0.1%, D20 BAT46WJ, BATT_EXT, D21 BAT46WJ, D23, R47 15k 0.1%, BAT46WJ, GND, D24, C17 220p/50V, GND, Erzeugung Offset-Spannung, +5V, C28 100u/16V, GND, C30 1u/16V, GND, C18 100u/16V, GND, R39 3k, U2A TLV9004, R48 37k4, R50 931R, 922 5V1, GND, R49
-
Bild
VNA Software Messung eines Filters
DG8SAQ Vector Network Analyzer Software 01.01.2012 23:28:57 5MHz_10-pole-QER-Filter_2.1kHz_10k 10dB/ -10dB 1dB/ -20dB -30dB -40dB -50dB -60dB -70dB -80dB -90dB -100dB MC Start = 4.994 MHz Center = 4.999 MHz Span = 10 kHz Stop = 5.004 MHz S21 dB S21 dB Delay
-
Bild
Schaltplan STM32F4xxRx TFT-Button-Board
sw 56 100n +3.3V + LED SPI-TFT 160x128 ST7735 cs rs rdc scl +3.3V BR1 Vbat GND 28 PB2 25 PC5 24 PC4 23 PC3 21 PA5 PA6 1 Vbat 13 Vdda 32 Vdd 48 Vbat 100n 100n 100n 4x22k 3.3V up PB15 left PB12 right PB14 down PB13 J1 GND D+ D- PA12 PA11 AMS1117-3.3 SOT223-top view gnd out in +4.6V 100u 100n AMS 1117-3.3
