-
Bild
Schaltpläne und Oszilloskop-Messungen eines Netzteils
I(Shunt) V(out+) netzteil_komplett.raw LT1013 3.0k C1 100p R4 47k BD139 V3 29V Q2 BUV48 R9 47 SHUNT Q3 0.05 R10 100n R15 100n R16 47k CC 100p BC547B R14 100n R13 100n R11 LT1013 R7 100n R19 10k R10 10k R12 LT1013 R13 330p R14 1k R11 LT1013 R10 10k R3 18k R24 1k R12 10k C5 100p C6 560p BD139 Q4 BC547 R13 330p R19 10k R20 200m R18 200m R17 100n R16 47k R15 100n R14 100n R13 100n R12 10k R11 10k
-
Bild
Oszilloskop-Messungen und Schaltpläne eines Netzteils
0.0ms 0.3ms 0.6ms 1.2ms 1.5ms 1.8ms 2.1ms 2.4ms 2.7ms 3.0ms 3.3ms i=500 set=.69 netzteil_komplett.asc LT1013 C6 20p BD139 V3 Q1 BUV48 29V D2 C5 LM3819 D1 R3 100nF R4 4R R16 BC546B Q5 R10 300R C3 0.47uF R11 10k R13 100R Q4 BC547B BD139 R14 10k OUT+ R19 Si4430DY R2 10k LT1013 C4 100nF R7 10k PWR+ GND R12
-
Bild
Anwendungshinweis mit Text und zwei Schaltplänen
Stabilizes AF by Forcing the Offset Pins to Produce a 0V Difference at A2's Inputs +15V 270k 8 A2 LT2220 100k OUTPUT 9k Q2 1k + A1 LT1097 0.01 100k 0.01 Figure 73. A1 DC Stabilizes the Circuit by Controlling Q1's Channel Current INPUT Q1 2N5486 330Ω 300pF 0.01 A1 LT1097 10M 10k 0.1 -15V 10M OUTPUT A2 LT223 900Ω 100Ω LTAM67 - TX73 AN47-34
-
Bild
Schaltplan eines Phono-Vorverstärkers
Linker Kanal Widerstände-Metallschicht-Chipwiderstände MCT 0603 1% / 0,1 W / 50 ppm IC1 LT1115CN8 IC2 LT1010CN8 IC3 LT1097CN8 C1 100pF C2 100pF C3 100pF C4 100pF C5 100pF C6 1uF C7 100pF C8 100pF C9 3,3nF C10 100pF C11 100pF C12 100pF C13 100pF C14 100pF C15 100pF C16 1uF C17 100pF R1 4,7k R2 4,7k R3 100 R4 4,7k R5 100 R6 4,7k R7 4,7k R8 4,7k R9 4,7k R10 210k R11 4,7k R12 4,7k R13 4,7k R14 4,7k R15 4,7k R16 4,7k R17 4,7k Soll = 499 Soll = 232,6 Soll = 4,23nF Joleranzausgleich TITLE: RIAA_PhonoVST_81b Date: 07.01.2018 21:10 Sheet: 1/2
-
Bild
Schaltplan eines Audio-Verstärkers mit ATmega328P
R21 4.7K, R20 +5V, U2 LT6231-1, ATMEGA328P, LCD1602, U4 2402, U3 LT6231-2, U1 74AC04, U5 74AC04, BS170, BS170, Q1, Q2, Q3, Q4, ANTENNA, 10k, 10nF, 20nF, 470, 10uH, 100uH, 10k, 10k, 10k, 10k
-
Bild
Schaltplan einer Spannungsregelung mit LiFePO4-Batterien
F2 F3 3.15A V1 SDT5H100LP5? G1 KEYSTONE-1109 R8 10k,0.1% R7 10k,0.1% R6 10k,0.1% R5 10k,0.1% G2 KEYSTONE-1109 4x LiFePO4 26650 AKKU0_H AKKU1_H C6 1u C5 100n D1 DG409LE N2 LT1990 LT1990 N2 3 + 6 R10 10k,0.1% AKKU_V 2 REF R11 10k,0.1% N3 REF351200 9 Z 4 VIN UREF 5 N R 3.3V EN NR C4 100n C3 1u R12 10k,0.1% UREF-1.2V D1 DG409LE E VEE
-
Bild
Schaltplan einer Stromregelung oder eines Netzteils
SET_V 5V R16 4.7k R8 10k D1 1N4148 U4 LT1013 R11 4.7k VCC 300p R10 10k SET_I 100m R7 10k Q4 BC547A R13 47k V_HCU 5V D3 1N4148 R14 1k U3 LT1013 R12 10k C1 300p R2 1 R4 75k R15 100 Q5 BC547A D2 1N4148 Basis Q1 BD139 R9 47 R3 18k C5 10p Q2 2N3055 PWR+ V3 33V C2 0.1u F emitter C3 0.68u SHUNT 0.05 OUT+ R_LOAD 0.01 M1 SI4430DY R5 1000 V1 PULSE(0 5 0 10n 500m 2) PWR_GND R6 200m Q3 BD139 R1 470k PWR_GND
-
Bild
Schaltplan mit Transistoren und Spannungsquellen
U7 R24 10k C6 1n +15 -15 LT1057 R27 r=1+(time*10000) R28 r=10001-(time*10000) R30 10k C8 1n U8 LT1057 +15 -15 Q12 BC547C R29 10k Q13 BC547C R31 100k Q16 BC547C R33 100k R37 10 R38 10 Q14 BC547C Q17 BC547C R34 100k R32 100k Q15 BC547C +15 -15 R35 1k Q18 BC547C R36 10k V12 PULSE(0 5 0.000000001 0.000000001 0.001 .01)
-
Bild
Schaltplan einer Leistungsschaltung mit Transistoren
R12 4.7k C6 50p LT1013 U3 R2 5.6k D2 1N5819 C5 50p VCC C1 100p R4 43k R3 10k R16 300k Q5 BC556B R15 100k R14 18k U4 LT1013 R11 4.7k R10 10k V4 100m R7 10k Q4 BC547B R13 100 Q3 2SC3953 R6 200m PWR_GND C3 0.68u R1 470k 2SC3953
-
Bild
Schaltplan mit Operationsverstärkern
V2 -15 V1 15 R_Sensor 820 U2 LT1167 Rg In- Rg V+ Out Ref V- In+ V- V+ V R2 49.9k U3 LT1167 Rg In- Rg V+ Out Ref V- In+ V- V+ V V_out V3 AC 3 R_Ref 820 U1 LT1167 Rg In- Rg V+ Out Ref V- In+ V- V+ V .ac dec 100 10 100k
-
Bild
Frequenzgang Messungen
So 17. Jan 16:25:52 CET 2016 created by user "gerhard" on machine "precision" 10 dB/div 1nV/sqrt Hz 'lt3042_5V_22uKer_out5x1uKer_68dBgain.tra' 'lt3042_no_load_3times22uKer_R.tra' 'LM350_3Vout_47R.tra' 'FairLM317_22u_47Rload.tra' 'LM2940_out_22u_47Rload.tra' 'LT3080_100n_in_out_47Rload.tra
-
Bild
Schaltplan mit LT1167 Spannungsreglern
V2 -15 V1 15 R_Sensor 820 B In- Rg In+ Out V- Ref U2 R1 49.9k U3 Rg In- V+ Out Ref V- In+ LT1167 R_Ref 820 C In- Rg In+ Out V- Ref U1 LT1167 ac dec 100 10 100k .tran 1m R_Sensor2 820 V4 -100 (0 3 100k) AC 3 R_ref2 820 R_ref1 820 R_ref3 820 U4 Rg In- V+ Out R3 16.6k In+ Ref V- LT1167 Vout2
-
Bild
LTspice Simulation Schaltplan und Oszillogramm
LTspice - LT dynamoplus mit oberwellen.raw LT dynamoplus mit oberwellen.asc LT dynamoplus mit oberwellen.raw V(n003) 35V 28V 21V 14V 7V 0V -7V -14V -21V -28V -35V -42V 387ms 396ms 405ms 414ms 423ms 432ms 441ms 450ms
-
Bild
Oszilloskop-Screenshot und Schaltplan eines LT3757 SEPIC-Wandlers
LT3757_SEPIC_4_12V, Ix(U2:1), Horz: 17.903138ms, Vert: 1.2641469A, Cursor 2, Horz: 17.903606ms, Vert: 1.3686509A, Diff: 2.2878561us, Freq: 437.09043kHz, Slope: 45677.7, V(out), I(R12), V(n003), Vin, SHDN/UVLO, INTVcc, SS, C3 4.7uF, C4 100nF, C7 10uf, C8 10uf, M1 STS12NF30L, LT3757, Rt
-
Bild
LTspice Simulation von Wellenformen und Schaltplan
LTspice - LT dynamo mit k3 im ausdruck verpolt.asc File Edit Display View Hierarchy Simulate Tools Window Help V(n003) 35V 21V 14V 7V 0V -7V -14V -21V -28V -35V 378ms 387ms 396ms 405ms 414ms 423ms 432ms 441ms 450ms 459ms 468ms 477ms LT dynamo mit k3 im ausdruck verpolt.asc L1 0.1 R1 7 R2 77 B3 B2 B1 .param freq={f} .param omega={2*pi*f} .param kU=0.0861 .step param f 10 50 20 .tran 1s V={(-0.41*kU*omega)*sin(3*omega*time)} V={0.14*
-
Bild
Schaltplan eines Milliohmmeter-Projekts
IC4 MC78M05BTG, IC3 LT3092EST#TRPBF, IC1 Arduino_Nano_v3.x, J1 B4B-XH-A, J2 B4B-XH-A, J3 B4B-XH-A, C1 0.3u, C2 0.3u, C5 0.1u, C6 10u, C9 10u, C10 0.1u, C12 0.1u, C13 10u, R2, R3, R10 100, Sheet: milliohmmeter.klcad_sch, Title
-
Bild
Schaltplan eines DC/DC-Wandlers mit LT1776
R_FLAG UVlo = 22V C4 1µ L1 3,3 µH C1 10µ C2 10µ VFIN R5 20k U1 LT1776 5 VIN 2 VCC 3 VSW 7 V_FB 1 SHDN 6 SYNC 4 GND 8 VC R7 22k C5 2n2 C6 100p R11 3k L2 68,0 µH C8 10µ VF_SW D3 BYM13-50 R1D 15k C10 10µ L3 3,3 µH D5 SMAJ7.5A +7.5V PWR_FLAG GND
-
Bild
Schaltplan und Oszilloskop-Simulation eines LT1776 Schaltkreises
LT1776, Vin, Vcc, SW, FB, GND, Vc, SUPPLY, Rser=5, 25, C4, 10uF, L1, 3.3uF, R1, 20k, C2, 10uF, C3, 10uF, U1, R2, 1k, C1, 100p, R3, 22k, C5, 0.0022uF, L2, 68uF, D1, MBRS140, L3, 3.3uF, R4, 15k, C7, 10uF, C8, 10uF, R5, 3k, R6, 400, 27V, 24V, 21V, 18V, 15V, 12V, 9V, 6V, 3V, 0V, 270uF, 275uF, 280uF
-
Bild
Schaltplan und Oszilloskop-Simulation eines Netzteils
7v5) 8.0V 7.2V 6.4V 5.6V 4.8V 4.0V 3.2V 2.4V 1.6V 0.8V 0.0V 0ms 1ms 2ms 3ms 4ms 5ms 6ms 7ms 8ms 9ms 10ms SUPPLY L1 2.2u R1 20k Vin C4 10u C3 10u C2 100n U1 LT1776 Vic SW L2 68u L3 3.3u FB R4 15k C8 10u D1 MBRS140 C7 10u R6 400 GND R3 1k2 C1 100p C5 0.0022u V1
-
Bild
Schaltplan eines Audio-Wattmeters
Audio-Wattmeter 4 R4 100ohm I 15V C5 10u R3 1k5 13 C13 100n 15V R5 17 INPUT IC2 SSM2110 LOG IN 16 LOG OUT 10 LOG IN 8 VREF 18 ABS VAL 14 ABS VAL 4 5 6 7 9 12 8 13 15V C11 100n R17 1k R18 84k5 P6 25k D1 D2 M1 1N4148 50uA LT1028 IC1 C4 10u P2
-
Bild
Schaltplan einer Verstärkerschaltung mit Transistoren
OIP3 = 43 dBm OIP2 = 68 dBm V3 12V R3 82Ω TK1 V(dc): 10.2 V I(dc): 21.8 mA R9 15Ω TK2 V(dc): 11.1 V I(dc): 62.9 mA R10 10Ω Q1 PZT3906 TK5 P(avg): 390 mW Q2 MMBFJ310LT1 TK6 P(avg): 122 mW R6 50Ω C1 1nF R7 330Ω V1 1.295Vpk 10MHz 0° R4 1MΩ TK3 V(dc): 4.74 V I(dc): 84.7 mA R5 50Ω V2 1.295Vpk 10.5MHz 0° V4 3.82V R1 56k TK7 P(avg): 402 mW L1 1mH R2 39Ω C3 1uF TK4 R11 51Ω C4 22pF R8 50Ω P(avg): 1.98 mW
-
Bild
Schaltplan einer Verstärkerschaltung mit zwei Transistoren
OIP3 = 38 dBm OIP2 = 65 dBm V3 12V R3 100Ω C2 1uF TK1 V(dc): 10.4 V I(dc): 15.6 mA R10 10Ω TK2 V(dc): 11.2 V I(dc): 34.6 mA Q1 PZT3906 Q2 MMBFJ310LT1 TK5 P(avg): 263 mW TK6 P(avg): 110 mW R6 50Ω C1 1nF TK7 V(dc): 3.46 V I(dc): 50.2 mA R7 330Ω R4 1MΩ V1 1.3Vpk 10MHz 0° V2 1.3Vpk 10.5MHz 0° R5 50Ω V4 2.1V L1 1mH R2 47Ω C3 1uF P(avg): 2.05 mW R11 51Ω TK4 R8 50Ω C4 22pF
-
Bild
Schaltplan und Oszilloskop-Kurve einer Spannungsregelung
Spannungsregelung_U_transient.raw V(ua) 25.04V 25.02V 25.00V 24.98V 24.96V 24.94V 24.92V 0ms 2ms 4ms 6ms 8ms 10ms 12ms 14ms Netzteil_ADA452_U_transient.asc R18 360 R19 30.0k OUT SET U2 LT308 IN UE R6 4.7k R3 0.2 R12 4.7k Q3 0.2 R2 0.22 R1 2 R7 0.2 R5 1k R10 4.7k R16 0.01 C1 82p D1 1N4148 C3 47u R13 1M C4 10n Testpunkt 1 (intern) L2 Ferritperle Testpunkt 2 (Anschlußbuchse) in R14 0.01 C5 10Meg Sp Mess_GND V4 25 RZC384830 R4 10k R9 4.7k U1 ADA452 D2 1N PULSE(0 3 0.05 0.001 0.001 0.05) .tran 0 0.015 0.0m
-
Bild
Schaltplan eines Schaltreglers
Power supply input 12V dc, 1A Center pin is + J1 PJ-063AH 12V C4 100uF 35V F 12V C7 100uF 35V F 12V C10 10uF 0805 2mR 12V L1 10uH 7070 3,5A 33mR U2 LT8365 16 SW1 14 SW2 3 VIN 17 GND 1 ENABLE_UA 12 EN/UVLO SYNC/MODE 10 RT 11 SS 5 VC 1 C18 1.0uF 25V 0603 X5R 2 VR1 2.5k 3314G 20% 7 BIAS 9 FBX 180V UA D1 ES2F
-
Bild
Handgezeichneter Schaltplan mit ICs und Spannungsreglern
5V, 74LS192, 12K, OXIDE, 12V, 100W, 330, 10K, 10uF, 100uF, 10nF, 4x 1K, 5V, 7805, 12V, 47, 100, 5V1, 12V, 5V, 1K, 5V6, 100n, lt. Datenblatt
-
Bild
Schaltplan eines High Efficiency Boost Converters
TYPICAL APPLICATION High Efficiency Boost Converter VIN 8V TO 16V 10µF 25V X5R 200k SHDN/UVLO 43.2k SYNC LT3757 GATE SENSE RT SS VC FBX 41.2k 300kHz 0.1µF 22k 6.8nF 4.7µF 10V X5R 0.01Ω 10µF 25V X5R 226k 16.2k VOUT 24V 2A EFFICIENCY (%)
-
Bild
Schaltplan eines 10MHz OCXO Moduls
J1 D1 L1 LM29405-5.0 IN OUT GND +5V C2 C4 C5 R7 5k1 U1 C1 100uF 35V C2 100uF 35V C4 100uF 35V LB1 C10 OUT 1e Vcc 4e NC 3e Vref GND 2e NC 1e NC 0e U2 LT1009 C6 R2 3k 4k99 R3 2k 36k R4 3k3 R5 200k R8 18 R9 18 R10 18 C7 C9 C11 C12 C13 C14 L2 OUT-TTL OUT-Sine 0.0.2 1.974...2.147 V 0.0.3 1.756...2.475 V sz-plaza.com 10MHz OCXO module
-
Bild
Geöffnete Elektronik mit Leiterplatte und Transformator
2+2.150, FI00, OUT, 15 3225.00, 2417, AMC, W10, BDW6, 4117, CA1194V0Z, OUT, LT00, R10
-
Bild
Schaltplan eines DC/DC-Wandlers mit LT83402
VIN 4.8V to 42V 10µF 1µF EN/UVLO LT83402 VIN 1µF GND BST 0.1µF 2.2µH VOUT 3.3V 2.5A OUTS 280kΩ PG 49.9kΩ 22µF PGFB GND RT 47.5kΩ 1µF SET 33.2kΩ 10nF VC 720Ω 82pF 1µF fsw = 2MHz
-
Bild
Schaltplan des LT3092 ICs
LT3092 IN 10µA SET OUT
-
Bild
Nahaufnahme eines integrierten Schaltkreises auf Leiterplatte
LT7A34 B3100 10RD 01 20
-
Bild
Schaltplan eines Operationsverstärkers mit LT1468
.ac dec 1000 10 10000k +15V Vcc in LT1468 out U1 +15V 15 Uin AC 1 -15V Vss -15 R1 1k R2 111.11
-
Bild
Blauer Lastschalter von Kraus & Naimer
KRAUS & NAIMER H010/A11-E LT-11 10AMP 600V A/C Duty / Heavy Pilot A/500 AC-21A 16A 600V AC-15 3A 440V 1.5A 3A 240V 500V 61-62 41-42 ON OFF B K999/D-A001 DE14F746 94/000100 LISTED UL CE
-
Bild
Schaltplan einer RIAA-Phono-Vorstufe
Linker Kanal, Widerstände Metallschicht-Chipwiderstände MCT 0603, IC1 T1115CNB, IC2 LT1010CNB, IC3 TL074CNB, Soll = 499, Soll = 4,23nF, Soll = 232,6, R15 400k, R16 1uF, R17 1uF, C16 1uF, C17 1uF, TITLE: RIAA_PhonoVST_81b, Date: 07.01.2018 21:10, Sheet: 1/2
