ich habe ein bisschen zu dem Thema gelesen, versucht das umzusetzen und würde mir jetzt gerne Eure Meinung zu meinem ersten Design einholen.
Versorgung:
Speziell würde mich interessieren, ob ihr denkt, dass der Spannungsregler für die Versorgung mehr Platz braucht und ob es ein Problem ist, dass die Klemme, die die 24V anschließt, nicht direkt daneben ist ? Ist für max. 0,5A ausgelegt, damit wird die Konstantstromquelle (100mA), AD-Wandler und uC versorgt. Separate Versorgung habe ich nicht geplant.
Planes:
Nach dem was ich gelesen habe, würde ich ein 4-Layer Design machen. Oben würde dann I2C laufen, dann GND, +5V und unten ext. Trigger und Button-Signale.
Vias:
Alles was mit +5V oder GND verbunden ist, würde ich über Vias direkt auf die Plane bringen.
AD-Trennung:
AD-Trennung bei mir soweit, dass auf der rechten Seite vom AD-Wandler der ganze I2C Kram liegt, links davon der Konnektor für 4-Leiter und links davon die Konstantstromquelle.
Entkoppelungskondensatoren:
KSQ lT3092 und Shunt-Ref.Spannungsquelle LT1634 brauchen laut Datenblatt keine Entkoppelungskondensatoren. Der Rest hat jwls. 0.1u und 10uF bekommen, immer etwa 1mm Abstand, der kleinere näher am IC. Die Spannungsregler so wie im Datenblatt geschrieben 0.3uF bei 24V-Seite und 0.1uF bei 5V-Seite.
ob ihr denkt, dass der
Spannungsregler für die Versorgung mehr Platz braucht
Ich denke mal, der wird viel mehr Kuehlung brauchen. Rechne dir mal durch, was die Schaltung bei 5V an Strom zieht und was dann der 7805 an Leistung verbraten muss und dann guck' wo die hinsoll.
Für die paar Bauteile brauchst du keine 4-lagige Platine. Jedenfalls wenn du kein Design machen musst, was ins EMV-Labor geht. Für eine erste Platine zum Üben kannst du das auch locker 2-lagig machen.
Nach dem was ich gelesen habe, würde ich ein 4-Layer Design machen. Oben
würde dann I2C laufen, dann GND, +5V und unten ext. Trigger und
Button-Signale.
Wozu 4 Lagen? Sowas baue ich im Manhattan-Verfahren mit Fädeldraht auf. Da reicht auch eine einseitige Platine, wenn man's richtig macht.
Ich denke mal, der wird viel mehr Kuehlung brauchen. Rechne dir mal
durch, was die Schaltung bei 5V an Strom zieht und was dann der 7805 an
Leistung verbraten muss und dann guck' wo die hinsoll.
Für die paar Bauteile brauchst du keine 4-lagige Platine. Jedenfalls
wenn du kein Design machen musst, was ins EMV-Labor geht. Für eine erste
Platine zum Üben kannst du das auch locker 2-lagig machen.
Ein vernünftiger Schaltplan ist das halbe Layout. Mit Wimmelbildern wird
das schwieriger.
Ist ja auch das erste Mal... was würdest Du anders machen ? Ich würde es gerne besser machen. Habe gelesen, nach Funktionen sortieren. Dachte, das hätte ich so halb umgesetzt..?
Ohne die Cu-Lagen zu sehen, können wir ebensogut Flaschendrehen veranstalten. Breite der Leitwezüge, wo sind Gabelungen, wie lang sind die Wege, wie groß sind Cu-Flächen an Leistungsbauelementen, gibt es Thermal Vias und weitere angebundene Cu-Lagen?
Man weiß es nicht.
Ich würde mir eine vernünftige Schaltung ausdenken, bevor ich eine Platine mache.
Deine Schaltung braucht unendlich viel Strom, kein Batteriebetrieb.
Und wo zeigt sie eigentlich was an, der Nano hat kein Display.
Es gibt im wesentlichen 2 Ansätze: ICL7136 mit ratiometrischer Messung oder uC mit Direkansteuerung eines LCD Glas ebenfalls mit ratiometrischer Messung. Bei beiden Ansätzen sollte ein Dual OpAmp die Messspannung verstärken und man sollte die Polaritat der Messspannung umschalten können damit Thermoelementeffekte rausgerechnet werden. Eine kurze Messdauer spart Batteriestrom. Ein Nano ist leider überhaupt nicht batterietauglich.
Und wenn man dann noch die Wechselspannungsmessung per Kondensator abkoppelt, kann man sogar den Innenwiderstand von Spannungsquellen messen
Wozu 4 Lagen? Sowas baue ich im Manhattan-Verfahren mit Fädeldraht auf.
Da reicht auch eine einseitige Platine, wenn man's richtig macht.
Habe gelesen, dass das Best-Practice ist.
Best Practice ist "KISS": Keep it simple, stupid! Da reicht eine einlagige aus. Da fliessen ja keine exorbitanten Ströme und die paar Leitungen kann sogar der Autorouter selbständig ziehen. Für die paar Milliamps reicht eine 0.5mm-Leiterbahn zur Stromversorgung und die Masse muss auch nicht viel dicker werden. Einzig um die Kühlung des Spannungsreglers solltest du dich kümmern. Der zweite wird eh entfallen. Zum Verkleinern von Signalpegeln wurden Spannungsteiler erfunden; notfalls noch mit einer Z-Diode und einem Vorwiderstand.
dass der Spannungsregler für die Versorgung mehr Platz braucht
(1) Der braucht vor allem mehr Kühlung. Bei 48K/W Junction-to-CaseTop heizt der bei 100mA um 100K auf, bei 125°C max. Junction Temperature geht das nicht nur bei den derzeitigen Zimmertemperaturen schief.
Nimm etwas, was Du an einen kleinen Kühlkörper schrauben kannst.
(2) Und by-the-way: Bei 24V Input hast Du noch reichlich Budget für primitiven Verpolungsschutz.
(3) Abblockkondensatoren (C5,C6,C9,C10) sollten direkt an den betreffenden ID-Pins sitzen. Nicht viele mm daneben. Vorzugsweise auf der anderen Platinenseite per Via direkt am IC-Pin.
(4) Ein Bestückungsdruck ist beim Ausprobieren und Debuggen recht nützlich.
Ein Aufdruck, wo "+" und "GND" angeschlossen wird, auch.
(5) IC5: Kreativ, habe ich so nich nie gesehen, aber - nein. Echt nicht. Das ist absurd. Nein. Wenn er wenigstens Pull-Down hätte, aber auch dann...
Nimm dafür eine normale Transistor-Eingangsstufe und gut isses. Ist sogar kleiner.
(6) 4-Lagen sind hier völlig overdressed. Eine Lage GND und Vcc mittendurchgeroutet (also 2 Lagen) tut es bei der Packungsdichte genauso.
(Sogar 1-Lagig wäre hier angemessen, macht die Sache aber nicht preiswerter.)
(7) ist eine sehr gute Idee, erfordert zur Entfaltung der Sinnhaftigkeit aber, dass Du dafür auch einen (!) gemeinsamen Masse-Sternpunkt (und nicht nur eine Plane) hast. Das kann man aber erst beurteilen, wenn Du tatsächlich Leiterbahnen geroutet hast.
Wenn du schon im Schaltplan (mit dem du dich nicht beliebt machst) Cs und Rs zu den Bauteilen platzierst, dann halt dich auch dran bei der Platzierung.
Mach im KiCAD auch ein Fenster mit dem Schaltplan auf, dann siehst du was, wo dazu gehört. Dann wirf die Teile einer Gruppe auf einen Haufen. Und platzier sie dann sinnvoll.
Die Gruppen lassen sich dann als Gruppe verschieben und sinnvoll zu anderen Gruppen platzieren. Rotieren geht auch.
Dass das beim ersten Mal nix wird ist ganz normal und kein Grund aufzugeben oder zu verzweifeln.
Und zweilagig reicht und ist passend. Einlagig macht es etwas schwieriger. Insbesondere bei SMD.
Auf zweiseitige Bestückung würde ich mich nicht einlassen.
Challenge:
Platine um 1/3 der Fläche reduzieren.
Bei den 24 V Eingangsspannung würde ich zu einem DC/DC-Wandler greifen.
Die Dicke der Leiterbahnen ist durch die Kupferbeschichtung von meist 1 oz/in² auf 35 μm festgelegt.
Bei den Ansprüche deiner Leiterplatte wäre es nicht sinnvoll, die minimal im Standardherstellungsprozess verfügbare Breite zu unterschreiten, da sonst unnötig teuer. Die Versorgung und andere Leiterbahnen mit höherem Strom dürfen gerne breiter sein.
(3) Abblockkondensatoren (C5,C6,C9,C10) sollten direkt an den
betreffenden ID-Pins sitzen. Nicht viele mm daneben. Vorzugsweise auf
der anderen Platinenseite per Via direkt am IC-Pin.
(6) 4-Lagen sind hier völlig overdressed. Eine Lage GND und Vcc
mittendurchgeroutet (also 2 Lagen) tut es bei der Packungsdichte
genauso.
(Sogar 1-Lagig wäre hier angemessen, macht die Sache aber nicht
preiswerter.)
(7) ist eine sehr gute Idee, erfordert zur Entfaltung der Sinnhaftigkeit
aber, dass Du dafür auch einen (!) gemeinsamen Masse-Sternpunkt (und
nicht nur eine Plane) hast. Das kann man aber erst beurteilen, wenn Du
tatsächlich Leiterbahnen geroutet hast.
Wenn du schon im Schaltplan (mit dem du dich nicht beliebt machst) Cs
und Rs zu den Bauteilen platzierst, dann halt dich auch dran bei der
Platzierung.
Habe ich so gemacht, ist vielleicht schlecht zu erkennen?
Bei den Ansprüche deiner Leiterplatte wäre es nicht sinnvoll, die
minimal im Standardherstellungsprozess verfügbare Breite zu
unterschreiten, da sonst unnötig teuer. Die Versorgung und andere
Leiterbahnen mit höherem Strom dürfen gerne breiter sein.
Was haltet ihr von der Idee, die 24V erst mit einem Buck-Converter runterzubringen (zb. 9V), damit den Arduino zu versorgen, und für den Rest der Schaltung einen Linearregler zu nehmen? Zu viel Aufwand ? Ich habe jetzt verstanden, dass der Linearregler die überschüssige Energie einfach verbrät...
Für den Triggereingang empfehle ich dir einen Optokoppler. Spannungsregler sind nicht dafür gemacht, die Spannung von Signalen zu reduzieren.
Ich weiß jetzt nicht, was für Bauteile du da hast, aber wenn es sich um eine Analogschaltung handelt, wovon ich bei einem Milliohmmeter ausgehe, solltest du darauf achten, die Spannungsversorgung möglichst rauscharm zu gestalten. Ein Linearregler ist dafür relativ gut, aber natürlich geht's auch mit guten Schaltreglern oder Schaltregler mit nachgeschaltetem Linearregler und entsprechenden Kondensatoren zum Filtern.
Beim Schaltregler sei aber so gut und besorge dir ein fertiges Modul. Schaltregler-Layout ist schwierig und du hast ja noch nicht mal ein Layout produziert, sondern nur Bauteile irgendwie angeordnet. Ob das passt, sieht man so ohne Weiteres nicht, layoute mal die Bahnen, dann sehen wir weiter. Du wirst da sowieso immer bei jedem Projekt viel nacharbeiten müssen.
Beim Schaltregler sei aber so gut und besorge dir ein fertiges Modul.
Schaltregler-Layout ist schwierig und du hast ja noch nicht mal ein
Layout produziert, sondern nur Bauteile irgendwie angeordnet.
78xx pinkompartibles Schaltreglerderivat. Etwas kleiner als ein Stück Würfelzucker. Bei LCSC auch unter 1€ erhältlich. Wenn die Versorgungsspannung für den Analogteil besonders rauscharm werden soll, dann halt keinen 7805, sondern den nächstgrößeren und dann die kleinere Differenz per Linearregler stabilisieren.
Ich bin jetzt überfragt, ob es die 78er Schaltreglerderivate ebenfalls mit 6, 8 und 9V gibt. 12V ist als Ausgangsspannung aber auf alle Fälle erhältlich. Selbst bei vermeindlich nur halb so hoher Eingangsspannung sparst du fast 2/3 Verlustleistung ein.
Denn 24-5V macht 19V; 12V-5V sind nur 7V.
Was nun stabiler ist und weniger rauscht, ein konventioneller Linaerregler, oder ein LDO, sollen die Experten klären ;-)
Nimm dafür eine normale Transistor-Eingangsstufe und gut isses. Ist
sogar kleiner.
Wie würde so eine Schaltung aussehen ? Ich habe im Netz nichts zu dem
Begriff gefunden.
Zum Beispiel so.
R1 und R2 sind absichtlich so klein gewählt, damit ein signifikanter Strom aus dem SPS-Teil gezogen wird und die Störverträglichkeit besser wird. Wenn das nicht nötig ist, können die auch um 2 Größendordnungen hochohmiger ausfallen.
Ich habe mich jetzt für einen Optokoppler entschieden, muss aber schauen, ob das die finale Version sein kann, weil ich damit den Strom, mit dem der FU seinen STO-Eingang überwacht, auf 5mA begrenze. Leider konnte ich heute nicht testen, ob es reicht wenn überhaupt was durchkommt oder es einen Mindestbetrag gibt. Im Datenblatt stand leider nichts. Hat von euch zufällig Erfahrung damit ?
Die ext. Spannungsversorgung habe ich über Bord geworfen, nach dem KISS-Prinzip nutze ich einfach den USB-Port.
Für die +5V-Traces habe ich jetzt 0,5mm und Signale 0,2mm genommen. Bei 1oz/ft^2 Cu sollte das in Ordnung sein.
Unten durchgängige Groundplane, oben Signale und +5V
Habe außerdem alles dichter gepackt.
Evtl. lege ich noch die GPIO Pins um, damit die Traces gerade zum uC gehen.
Die ext. Spannungsversorgung habe ich über Bord geworfen, nach dem
KISS-Prinzip nutze ich einfach den USB-Port.
Sehr gut, in dem Fall wirklich nicht nötig. Die 5V vom USB sind "sauber". Damit kannst du weiterarbeiten
Unten durchgängige Groundplane, oben Signale und +5V
Du kannst auch oben Signale durchführen wenn es dem Layout hilft.
Evtl. lege ich noch die GPIO Pins um, damit die Traces gerade zum uC
gehen.
Generell würde ich zu jedem Pad (egal ob uC, R oder IC) gerade zulaufen. Optische Gründe :)
Extrapoints: -Bauteilbezeichnungen nicht unter die Bauteile platzieren. Wenn alles aufgelötet ist siehst du diese nicht mehr.
-Wie oben schon geschrieben wurde: Beschriftungen auf der Platine (+/-/evtl. Signale)
-Testpoints: zum Debuggen und Programmieren hilfreich wenn du kleine Testpoints hast, da kommst du besser mit dem Multimeter oder Oszi drauf
Ich habe mich jetzt für einen Optokoppler entschieden
Prima, das macht bei komplexeren Schaltungen mit SPS auch Sinn. Da du sowieso alles in SMD-Technik aufgebaut hast, nimm einfach den SMD Optokoppler IS181C im SOP-4 Gehäuse. 5mA genügen, um den Optokoppler voll durchzusteuern. Die SMD LL4148 Mini-Melf Diode D1 dient als Verpolschutz, falls mal der 24V SPS-Eingang versehentlich verpolt angeschlossen wird.
Bei dir braucht der Optokoppler natürlich nicht schräg auf das Platinenlayout gesetzt werden. Ich habe das nur bei meinem Schaltplan so schräg gemalt, weil der Optokoppler sonst nicht auf den DIN-A4 Kästchen-Malblock draufpasst.
Da geht noch was! ;-)
Q1 90 GUZ drehen.
IC3 90° UZ drehen
IC2 90°UZ drehen und über IC3
Aus den Rs oben eine Schlange bilden (U oder Z)
Um IC1 gehts dichter, J3 kann dann weiter rechts
Muss aber nicht sein, wäre nur eine Fortsetzung der Übung. Dass du jetzt Leiterbahnen wegwerfen musst, ist halt so.
Dass man Stecker eher nicht drehen will, ist mir klar.
Pass auf, dass die Schraubenköpfe nicht in die Bauteile rumpeln. Minimum keep-out ist 2 * d. Also 4er Loch 8 mm Drm keep out.
Es hat sich nun doch ergeben, dass die gewünschte Info am FU auch über potentialfreie Kontakte vorliegt. Der Kram mit dem Optokoppler ist also auch entfallen.
Hier nochmal mein letzter Stand. Werde nochmal ne Nacht drüber schlafen und das Teil dann in Auftrag geben.
Habe gerade nur nen kurzen Blick auf das Layout geworfen. Was mir aufgefallen ist habe ich anbei grün markiert:
Oben rechts hätte ich die Leiterbahndurchführung zwischen den beiden SOIC-Pads vermieden. M.E.n. lieber zwei Vias und ein kurzes Stück Leiterbahn im GND-Layer.
Die GND-Vias samt Leiterbahnstückchen zum Pad in den drei anderen grünen Kreisen sind absolut überflüssig. Die doppelseitige Platine wird doch durchkontaktiert, d.h. sämtliche THT-Pads sind quasi gleichzeitig Vias. Alle GND-Pads sind somit im entsprechenden Layer ohnehin mit der GND-Fläche verbunden. Das ist auch in der vollständigen Ansicht zu sehen.
Und an die (teils noch fehlenden) Abblock-Cs setzt man an der GND-Seite so nah wie möglich ein paar mehr Vias, mindestens drei sollten es schon sein, damit die Verbindung möglichst niederimpedant wird.
Für die paar Bauteile brauchst du keine 4-lagige Platine.
Du verstehst das nicht. 4-lagig ist halt hipp.
Natürlich hast Du recht, für den bissel Kram reicht 2-lagig locker. Wenn man sich Gedanken über die Anordnung der einzelnen Bauelemente macht, dann reicht da vermutlich sogar einlagig.
@TO
Den D0 würde ich nicht als Triggereingang benutzen. D0/D1 sind beim Arduino mit dem UART verbunden. Der USB-Anschluß ist über einen USB/Seriell-Wandler und Entkopplungswiderstände auch mit diesem Ports verbunden. Schau Dir einfach mal die Schaltung des Arduino an (https://forum.arduino.cc/t/ardunio-nano-v3-schematic-design/658742). Lass diese Anschlüsse für die serielle Kommunikation frei. Du könntest dann nämlich einfach seriell Daten auf PC übertragen oder auch Dein Gerät via PC steuern. Ich würde sogar noch einen MAX232 mit drauf packen und mit den genannten Ports (D0 und D1) eine ganz normale serielle Schnittstelle implementieren.
PS: Auf den MAX kann man auch verzichten, die serielle Kommunikation geht auch über USB. Die alte RS232 ist halt universeller.
Und auch zu Pad 4 dieses IC sollte diese Leiterbahn weiter weg von Pad 3 verlaufen.
(B)
Die dünnen Leiterbahnen sind ohne Not viel zu dünn.
Denke das ist < 0.3 mm.
Leiterbahnbreite 0.3 ist sinnvolle Untergrenze für Standardrules.
(Sowie minimale Abstände 0.2 mm).
(1) Der braucht vor allem mehr Kühlung. Bei 48K/W Junction-to-CaseTop
heizt der bei 100mA um 100K auf, bei 125°C max. Junction Temperature
geht das nicht nur bei den derzeitigen Zimmertemperaturen schief.
Nimm etwas, was Du an einen kleinen Kühlkörper schrauben kannst.
Besser - nimm einen Spannungsregler der dafür KEINEN Kühlkörper benötigt. Ein linearer Spannungsregler, um von 24V auf 5V zu kommen, ist Technik vom Ende des letzten Jahrhunderts. Setze ein kleines Step-Down-Modul auf deine Platine.
Hier nochmal mein letzter Stand. Werde nochmal ne Nacht drüber schlafen
und das Teil dann in Auftrag geben.
Da kann noch einiges optimiert werden.
Den J4 würde ich anders anordnen und zwar dor wo jetzt die Messpunkte sind. Da auch noch überlegen ob Du die wirklich brauchst. Wenn ja würde ich die mehr zum Arduino verschieben und J4 zwischen den Messpunkten und dem Leiterplattenrand positionieren.
Den ganze Kram der oberhalb vom Arduino würde ich dann gespiegelt anordnen (Spiegelachse wäre J2), d.h. z.B. der IC1 wandert auf die rechte Seite der LP.
Dann man darf Bauelemente auch drehen. So wie es jetzt ist würde die Drehung von IC2 90° im Uhrzeigersinn schon ein bessere Leiterzuführung ergeben.
Man darf Bauelemente auch winklig, z.B. 45° anordnen, wenn dies eine optimalere Leiterzugfühung ergibt.
So spitzwinklige Abzweige würde ich auch nicht machen. Bei mir erzeugt das Augenkrebs - das ist aber Ansichtskarte, für die Funktion ist es unerheblich.
Wie andere schon angemerkt haben, die Leiterzüge dürfen dicker sein. Wenn Du alle Leiterzüge so machst wie jetzt die +5V wäre das OK, Du hast genug Platz.
Dann vermisse ich die Versorgung (+5V, GND) vom IC1.
Warum müssen die Leiterzüge zu den DND Vias so dünn sein? Auch die dürfen deutlich kräftiger sein. Man darf auch verschieden große Vias setzen. Die Vias für GND dürfen größer sein, das ergibt am Ende mehr Kupfer in der Bohrung.
Auch wenn die Rückseite komplett Massefläche ist, würde ich dort trotzdem erst mal alle Verbindungen routen. Das gibt Sicherheit das man keine Verbindung vergessen hat. Danach kann man die Fläche einfach fluten.
Ganz wichtig, wenn alles fertig ist einen DRC und einen ERC durchführen. Da die Warnungen nicht einfach weg klicken sondern schauen ob man die tolerieren kann oder ob man nach bessern muß.
Bis so ein Layout fertig ist dauert es schon eine Weile, gerade wenn man Anfänger ist. Die erste Lösung ist meist nicht beste. Ruhig öfter noch mal drüber schauen, man findet immer wieder was man besser machen kann. Die Routinekommt mit der Zeit.
Wenn es fertig ist und die Gerberdaten erstellt wurden, dann diese noch mal anschauen und gucken ob bei Bestückungsdruck zuviel oder zu wenig da steht. Pinnummer sind meist zuviel. Es reich wen bei IC's und Steckverbindern Pin1 gekennzeichnet ist. Manchmal erfolgt das auch durch eine vom Rest abweichende Padform, dann braucht es gar keine Beschriftung (z.B. bei J4).
Zum Anschauen der Gerberfiles nutze ich persönlich ZofzPCB (https://de.zofzpcb.com). Anfang muß man sich zwar etwas in die Bedienung des Programmes einfuchsen, das geht aber schnell und man kann sich dann sehr gut anschauen ob mit den Gerberdaten auch das raus kommt was man haben will. Notfalls kann man die Daten auch bei JLCPCB hochladen und sich dort im Gerberviewer anschauen.
Auch wenn die Rückseite komplett Massefläche ist, würde ich dort
trotzdem erst mal alle Verbindungen routen. Das gibt Sicherheit das man
keine Verbindung vergessen hat.
Unsinn, das ist der Job vom DRC.
Nur wenn man die Verbindungen vorher routet, hat man die Kontrolle über die Art der Anbindung (Breite, Verlauf). Beim Fluten entstehen mehr oder weniger unkontrolliert irgendwo irgendwelche Verbindungen.
Nö das ist defintiv nicht der Job vom DRC. Der guckt nur nach den Designrules ob diese eingehalten wurden. Also so Sachen wie minimale Leiterzugbreiten, Abstände etc.. Die elektrischen Verbindungen sind dem so was von egal, das kannst Du Dir gar nicht vorstellen.
Für die Verbindungen ist der ERC zuständig. Deshalb habe ich darauf hingewiesen diesen durchzuführen und vor allem die Warnungen nicht zu ignorieren. Bei so einer kleinen Schaltung sehe ich allerdings, schon beim Routen ob ich da irgendwas vergessen habe - zumindest in Eagle funktioniert das prima, weil das beim Routen eines Signals alle angeschlossenen Pads, Vias, Leiterzüge und Airwires hervor hebt. Da sieht man sehr schnell ob ein Pad verbunden wurde oder nicht.
Gerade bei IC's wo das was mit GND verbunden wird oftmals mit VEE oder VSS bezeichnet wird über sieht man fehlende Verbindungen sehr schnell, wenn man da nicht im Schaltplan eine explizite Verbindung zwischen diesen Anschlüssen und GND hergestellt hat. Der ERC wird dies dann auch nicht als Fehler melden. Da kommt maximal die Warnung das Pin(xy) von IC(abc) nicht angeschlossen ist. Gerade wenn man nicht alle Pins angeschlossen hat ignoriert man solche Warnungen sehr schnell.
Nur wenn man die Verbindungen vorher routet, hat man die Kontrolle über
die Art der Anbindung (Breite, Verlauf). Beim Fluten entstehen mehr oder
weniger unkontrolliert irgendwo irgendwelche Verbindungen.
Es gehört einfach zum guten Stil das man alle Verbindungen routet und sich eben nicht darauf verläßt das beim Fluten alles gerichtet wird. Ich mache das so und bin damit bisher nicht schlecht gefahren.
Der guckt nur nach den Designrules ob diese eingehalten wurden.
Dazu gehört dann auch, dass ein Leiterzug nicht nur als Luftlinie "geroutet" iat, weil im Zweifelsfall Luftlinien die in den Designregeln festgelegte Mindestbreite für jede Netzklasse sicher unterschreiten.
Dazu gehört dann auch, dass ein Leiterzug nicht nur als Luftlinie
"geroutet" iat, weil im Zweifelsfall Luftlinien die in den Designregeln
festgelegte Mindestbreite für jede Netzklasse sicher unterschreiten.
Ja klar, wenn die Designregeln korrekt sind und überhaupt Airwires angezeigt werden. Ist halt blöd wenn gar keine Airwires angezeigt werden, wie bei ihm bei IC1. Da hat er schlichtweg vergessen die Anschlüsse im Schematic zu verbinden. Demzufolge keine Airwires und als Folge eben auch kein Fehler im DRC. Maximal eine Warnung im ERC wegen nicht angeschlossenem Pin. Beim Routrn der 5V Leitung oder des GND-Signals sollte sowas natürlich auch auffallen (zumindest bei dieser kleinen Schaltung), wenn bei dem IC kein Pin hervorgehoben wird.
Der DRC allein ist eben nicht die Wundewaffe. Die Kombi aus DRC und ERC führt in aller Regel zum Erfolg.
Obwohl ich nicht den ganzen Thread nicht akribisch gelesen habe, kommt es mir vor, daß sich niemand gegen einige der spitzen Leiterbahnwinkel aufgeregt hat. Solch spitze Winkel werden traditionell aus verschiedensten Gründen verpönt und sollte man nach Möglichkeit vermeiden.
Hier ist eine Zusammenfassung von Google Gemini, warum man es vermeiden sollte:
"Beim Layouten von Leiterplatten (PCBs) solltest du spitze Winkel – also Winkel unter 90 Grad – unbedingt vermeiden. Der wichtigste Grund dafür liegt in der Herstellung der Platine, dem sogenannten Ätzen. Wenn die Leiterplatte chemisch geätzt wird, kann sich die Ätzflüssigkeit in diesen engen, spitzen Ecken festsetzen und sich dort quasi „verfangen“. Das führt oft dazu, dass die Flüssigkeit an dieser Stelle zu viel Kupfer wegnimmt, wodurch die Leiterbahn extrem dünn wird oder sogar komplett reißt. Man nennt diesen Effekt in der Fachwelt auch „Säurefalle“ (Acid Trap). Außerdem neigen spitze Winkel bei der Bestückung oder im späteren Betrieb eher dazu, dass sich die Kupferbahn vom Trägermaterial ablöst. Wenn du stattdessen weiche Kurven oder zwei 45-Grad-Winkel nutzt, fließt der Strom reibungslos und deine Platine lässt sich ohne Fehler produzieren."
daß sich niemand gegen einige der spitzen Leiterbahnwinkel
aufgeregt hat.
Hallo Gerhard, ich habe es schon bemängelt (s. hier Beitrag "Re: Beurteilung erster PCB-Entwurf"), aber eher auch aus Gründen der Optik. Auf alle Fälle haben wir beide von den Spezialisten hier für unseren Beitrag eine -1 eingefangen.
daß sich niemand gegen einige der spitzen Leiterbahnwinkel
aufgeregt hat.
Hallo Gerhard, ich habe es schon bemängelt (s. hier
Beitrag "Re: Beurteilung erster PCB-Entwurf"), aber eher auch
aus Gründen der Optik. Auf alle Fälle haben wir beide von den
Spezialisten hier für unseren Beitrag eine -1 eingefangen.
Hallo Hans,
Ich habe Deinen Beitrag nicht richtig durchgelesen, weil er mir zu lang war und ich wenig Zeit hatte;-) Andrerseits liest man unsere Beiträge gewissenhaft und werden sogar, welche Ehre, indeed, von aufmerksamen Lesern signiert.
Interessanterweise sind auch die Layouts der LP in früheren HP Instrumenten auch nicht so perfekt. Ein perfektes Layout gibt es nämlich nicht wirklich. Die Verschiedenheit der Anwendungsbereiche muß je nach Sachgebiet berücksichtigt werden und ist Spezialisten Gebiet. Jedes Layout ist mehr oder weniger ein Versuch, wichtige Physik Constraints zu berücksichtigen und man hofft, daß man es später noch gut genug optimieren kann. (Mikrowellen Layout, ultraschnelle Impedanz-und Geschwindigkeitskonforme Busse). Da muss sich optische Ästhetik manchmal der Simulation, Zweckmässigkeit und Notwendigkeit physikalischer Gegebenheiten unterordnen.
Was mich betrifft, ziehe ich verfolgbare Layouts vor. Gerade bei gemischt Analog SMD Layouts kann man manchmal sehr schön, linear-schaltbildgerecht, ein optisch ansprechendes Layout zaubern. Natürlich sind manche Schaltungen hoffnungslose in Bezug auf Übersichtlichkeit.
Sche**e! hab eben schon die Bestellung losgeschickt und gedacht, ich schau nochmal ins Forum...und siehe da, ich kann direkt nochmal bestellen. Zumindest der Fehler mit dem D0-Pin ist fatal.
Wenn ich das richtig verstanden habe, ist die Sache mit den Vias bei den Cs nicht so wichtig in meinem Fall, die Sache mit den spitzen Winkeln anscheinend auch. Aus Zeitgründen lasse ich das jetzt so. Die i2C Leitungen habe ich nochmal neu geroutet. Da ist es ja bei der Länge nicht so wichtig, dass die gleich lang sind.
Die GND-Vias samt Leiterbahnstückchen zum Pad in den drei anderen
grünen Kreisen sind absolut überflüssig. Die doppelseitige Platine wird
doch durchkontaktiert
Und an die (teils noch fehlenden) Abblock-Cs setzt man an der GND-Seite
so nah wie möglich ein paar mehr Vias, mindestens drei sollten es schon
sein, damit die Verbindung möglichst niederimpedant wird.
Ok danke. Dazu meinte die KI
"
Zwei oder mehr GND-Vias pro Kondensator lohnen sich bei:
hohen Strömen (mehrere Ampere),
schnellen Schaltreglern,
HF-Designs (mehrere 100 MHz bis GHz),
sehr großen MLCCs (z. B. 1210/1812) mit hohen Pulsströmen.
Für einen Mikrocontroller mit I²C, GPIO usw. bringen zwei GND-Vias an einem 100-nF-Kondensator praktisch keinen messbaren Vorteil.
"
Also hier überflüssig ? Würde ich weglassen wenns nicht sein muss..
Die dünnen Leiterbahnen sind ohne Not viel zu dünn.
Ok aber was ist das Problem daran ? solange der Hersteller das hinkriegt und es physikalisch geht. Ist die Standardeinstellung von Kicad. Ich müsste jetzt alles nochmal routen...Beim nächsten Mal Defaultwert ändern...
Solch spitze Winkel werden traditionell aus
verschiedensten Gründen verpönt und sollte man nach Möglichkeit
vermeiden.
Danke für den Hinweis. Ich habe jetzt auch mal die KI gefragt und die meinte:
"
Ich würde an deiner Stelle die vorhandene Geometrie nicht wegen der "Acid Trap"-Thematik ändern. Die Wahrscheinlichkeit, dass ein moderner Leiterplattenhersteller deshalb Probleme hat, geht praktisch gegen null.
"
Tja..?? xD
Der Abstand der Leitung am unteren Pad von C2 ist auch zu klein.
Nicht nur an C4. Und warum sind die Pads von den Steckern und Buchsen so mager? Gerade beim Einschrauben der Drähte in den Buchsen, oder beim Aufstecken eines Steckers auf die Steckerleiste entstehen hohe Hebelkräfte. Da sollte man die Pads etwas größer gestalten!
Wollte ich eben sagen.
Dass so ein Layout mal daneben geht kommt vor.
Ich schlaf immer eine Nacht drüber, bevor ich abschicke.
Und ein ganz seltsamer Tip:
Ich schau mir die Platine im 3D-viewer an. Da sehe ich beinahe immer, dass ich irgendeine Bahn besser routen kann. Ich gebs zu, ist gagga, aber mir hilft es.
Und tatsächlich versucht man, möglichst weit weg davon zu bleiben, Richtung "unkritisch", also möglichst mindestens 50 % mehr Abstand und Dicke. Stromtragende Leiterbahnen (Masse, Versorgung) sowieso so dick wie möglich.
Warum ist das im den Standard-Designrules von Kicad nicht drin, wenn es
"common knowledge" ist ?
Weil die Designrules vom Fertiger abhängen. Nur der weis was er mit Sicherheit fertigen kann. Da muß man sich schon selbst drum kümmern und die Vorgaben des Fertigers im ECAD selbst eintragen.
Und tatsächlich versucht man, möglichst weit weg davon zu bleiben,
Richtung "unkritisch", also möglichst mindestens 50 % mehr Abstand und
Dicke. Stromtragende Leiterbahnen (Masse, Versorgung) sowieso so dick
wie möglich.
Ist doch völlig wurscht, die KI ist da anderer Meinung. Lass ihn einfach mal Lehrgeld zahlen. Leiterplatte + Versand geht bei vielen Versuchen auch ins Geld. Er wird schnell lernen das es besser ist so etwas sorgfältig zu machen
Übertreibt mal nicht. Die Voreinstellungen von KiCAD sind völlig problemlos für die Fertigung durch JLCPCB. Früher mußte man noch für ein- und zweiseitige Platinen die Solder Mask Expansion auf 0,038mm setzen, das ist seit etwa einem Jahr nicht mehr der Fall, da JLCPCB seitdem bessere Maschinen verwendet.
Warum fragst du überhaupt hier im Forum, wenn du sowieso "der KI" mehr
glaubst als den NI-Antworten?
Hey, nicht falsch verstehen. Ich vertraue der KI immer dann nicht, wenn ich nicht viel Ahnung von dem Thema habe und genau deshalb frage ich hier. Es ging mir nur darum zu verstehen, warum die Antworten komplett verschieden sind und wie ihr, die mehr Ahnung haben, die KI-Antworten interpretiert.
Also danke nochmal an alle, die hier geholfen haben:)
Solch spitze Winkel werden traditionell aus
verschiedensten Gründen verpönt und sollte man nach Möglichkeit
vermeiden.
Danke für den Hinweis. Ich habe jetzt auch mal die KI gefragt und die
meinte:
"
Ich würde an deiner Stelle die vorhandene Geometrie nicht wegen der
"Acid Trap"-Thematik ändern. Die Wahrscheinlichkeit, dass ein moderner
Leiterplattenhersteller deshalb Probleme hat, geht praktisch gegen null.
"
Tja..?? xD
Mir ging es hauptsächlich darum, Dich auf die mögliche Problematik hinzuweisen und wenn auch (Deine) KI meint es sei in moderner LP-Manufaktur vernachlässigbar, bedeutet dieser Einwand noch lange nicht darauf nicht Rücksicht nehmen zu müssen. Abgesehen davon leidet zumindest die Layout Ästhetik. In meinen Augen sehen die spitzen Winkel nämlich besch...en aus. Es war von mir nur einfach gut gemeint.
Ich vertraue der KI immer dann nicht, wenn
ich nicht viel Ahnung von dem Thema habe und genau deshalb frage ich
hier.
Ja, so ist das mit der K"I": Hat man keine Ahnung vom Thema, muß man die "KI"-Antwort anderweitig verifizieren. Hat man dagegen Ahnung und weiß die Antwort im Grunde vorher schon, braucht man die "KI" eigentlich auch nicht fragen. Im Endeffekt ist "KI" bei Sach- und Fachfragen daher vollkommen nutzlos.
Mir auch. Das liegt am menschlichen Gehirn. Man kann die Layer ausblenden, doch das Auge wird betriebsblind wenn man stundenlang in einer Ansicht arbeitet. Der Wechsel in eine neue Ansicht präsentiert es dem Gehirn als neu.
Mir auch. Das liegt am menschlichen Gehirn. Man kann die Layer
ausblenden, doch das Auge wird betriebsblind wenn man stundenlang in
einer Ansicht arbeitet. Der Wechsel in eine neue Ansicht präsentiert es
dem Gehirn als neu.
Warum schaut man da stundenlang drauf? Ich denke die Schaltplanverknüpften Sachen werden vollautomatisch verlegt. Klar, wenn einem das nicht gefällt muss man nacharbeiten. Frage. Wie einfach ist eigentlich ein vollsymmetrisches Layout zb. für einen Push Pull HF-Verstärker bei euch zu machen? Kann man da die Symmetrie Wünsche eingeben?
Bei Sprint ist das relativ einfach. Man malt einen Zug und per copy&paste setzt man den zweiten einfach drunter und verdrahtet den Rest der nicht symmetrisch sein muss.
MfG
Nein, werden sie nicht. Habe ich dir schon mal erklärt. Man sieht dünne
Luftlinien, die anzeigen, was verbunden werden muss. Mehr nicht.
Und wie wird daraus ein symmetrischer Aufbau?
Du meinst, man muss wie bei Sprint das immer noch händisch malen? Ich habe vor Jahrzehnten mal so ein Prog getestet, meinen Erinnerung ist aber verblasst.
Du meinst, man muss wie bei Sprint das immer noch händisch malen?
Die meisten ziehen die Leiterbahnen tatsächlich immer noch händisch (ggf. unterstützt durch Tools z.B. für impedanzkontrollierte differentielle Paare).
Es gibt natürlich schon seit Jahrzehnten Autorouter, deren Qualität variiert von Vollkatastrophe bis fast brauchbar.
Es gibt natürlich schon seit Jahrzehnten Autorouter, deren Qualität
variiert von Vollkatastrophe bis fast brauchbar.
Ja, das weiß ich. So richtig Ahnung wie diese schaltplanverknüpften Sachen zu bedienen sind habe ich nicht, da dabei wohl deutlich mehr Userspeicher notwendig ist als bei Sprint.
Aber meine Sachen sind ja nicht so komplex. Der Schaltplan wenn er gut gezeichnet ist gibt schon mal das meiste vor. Die letzte Arbeit, der Loopverstärker für die LZ1AQ Breitband-Loop habe ich per copy &paste erstellt, während ich v1 noch zweimal gemalt habe. V1 hat 10mm Differenz bei den wichtigen Leitungen, macht aber bei 30MHz nur ca.1° Phasenverschiebung aus. Das bügelt der Übertrager weg.
Aber weil es so einfach ist ,habe ich das beim zweiten mal gleich richtig gemacht. Geht demnächst zum Fertiger. Früher, mit dem Rubbelzeugs hätte ich das so nicht hingebracht. Da bin ich um das bessere Werkzeug richtig froh
MfG
Info: Blau ist Top, Grün Bottom, Durchgängige Masse oben und unten. Alles durchkontaktiert.
Warum schaut man da stundenlang drauf? Ich denke die
Schaltplanverknüpften Sachen werden vollautomatisch verlegt.
Ich route lieber von Hand.
Für mich ist das wie ein Irrgarten den ich lösen kann/muss/soll/darf. Mir macht das einfach Spaß kurze Wege auszutüfteln bzw. eine saubere Leitungsführung zu haben und dass dann die Platine ordentlich aussieht.
Das fängt schon bei der sinnvollen Platzierung der Bauteile an.
Dann schieß mal los! Ich möchte Details hören, und dann zeigst du mir deine Hf-Designs die du gemacht hast. Bei mir funktioniert immer alles und dieses einfache Layout macht keine Ausnahme. Und deines? Von dir und deinen Fähigkeiten der Hände habe ich noch nie etwas gesehen. Da wird es aber Zeit!
Ich glaube, du bist nur Theoretiker! Könnte ich ,täte ich...
Ich finde, sie aggregiert Wissen (im Sinne von Internetinformationen)
recht gut, dann muss man nicht selber alles zusammensuchen.
KI ist total geil ...und so freundlich. Wenn ich hier die bekannten Datenbänker/innen laabern höre, dann hört sich das wie Obdachlosenheim an.
Ein krasser Unterschied also... Mit gefällt KI, da kannst die HH vergessen.
Mit deiner Kompetenz bist du sicherlich in der Lage das AI-Layout
richtig zu bewerten:
Damit kann sich jemand beschäftigen der Industrie Design macht und davon lebt. Der einfache Hobbyist, der ab und an mal einen brauchbaren HF- Push Pull Verstärker baut oder einen TX oder einen RX muss sich damit nicht herumschlagen. Das wäre ja mit dem Porsche den Acker umpflügen. Weiß du, bei Kurzwelle kommt man mit einfacheren Regel sehr gut zurecht. Overengineering im tun und denken wäre da lächerlich unangemessen.
Bis rauf auf 70cm haben bei mir alle Projekte funktioniert. Dafür sind die einfachen Design-Regeln die ich im Kopf habe und auch beherzige gut genug. Sehr wahrscheinlich sind im Gigaherz-Bereich strengere Dinge nötig, ist aber nicht meine Welt! Also, schön differenzieren, dann ist alles wieder gerade.
Edit: Breite ändern geht ganz schnell. Habe einfach überall 0,5mm
gemacht. Platz ist ja da.
Ui ja, gerade eben wollte ich posten, dass ich nicht verstehe, wieso jeder die Leitungen extra dünn macht.
Und schwupps, da ist es ja. Schöne dicke Leitungen.
Ansonsten, einseitig ist nicht wirklich billiger als doppelseitig.
Falls du die Platine nicht selbst ätzen möchtest, würde ich empfehlen, auf die Rückseite flächig GND zu packen und jeden Ground Pin direkt in den GND layer zu stitchen mit einem Via.
Ui ja, gerade eben wollte ich posten, dass ich nicht verstehe, wieso
jeder die Leitungen extra dünn macht.
Verstehe ich auch nicht, ich stehe auf robust. Ca. 2.75mm wären als Micro-Strip und FR4 ca. 50 Ohm. 1,5mm habe ich immer, in Sonderfällen mal 1mm.
Aber scheinbar gibt es da Wettbewerbe, wer macht die dünnsten Leitungen. Beim rauslöten hast dann die Bahn an der Lötspitze...
Du hast außer Bücher nichts zu zeigen!
Und jetzt, wenn der Admin gnädig ist ,kann er das was du vom Zaun gebrochen hast gerne löschen. Es sind nur deine Gefühle die furchtbar sein müssen.
erstmal finde ich deine erste Karte schon sehr gut.
Ich habe für sinnvolle Tips (Aus meiner Sicht:-).
Prozessorpins an Steckern würde ich immer nur über einen Widerstand rausführen. In dem Bereich vom Strom die der ProzessorPin noch sauber treiben kann (430Ohm z.b.) . Sollte es später doch zu Problemen kommen kann man den Widerstand durch einen Ohm Widerstand ersetzen. Die Pullupp oder Down Widerstäne würde ich immer direkt am Controller anhängen. Über Labels ist das schwerz zu sehen.
Im Layout mache ich gerne dickere Leiterbahnen auch wenn es nur Signalleitungen sind. Gerade an Steckern kann die mechanische Belastung eine Leitung unterbrechen. Ich würde die Leitungen wenn es möglich ist immer dicker/breiter machen. Das macht deine Platine Robuster, ich achte nur darauf das die Massefläche dann trotzdem noch ordentlich geflutet werden kann.
Screenshot_2026-06-22_163237.png
(25 KB)
Screenshot_2026-06-22_163257.png
(56 KB)
Screenshot_2026-06-22_163432.png
(65 KB)
Screenshot_2026-06-22_163257.png
(56 KB)
