mir nicht so bewusst, aus meiner sicht war es eben die einfachste Methode. Das Ganze mit Standart 74HC* aufzubauen wird bestimmt auch gehen , wäre für mich aber zu viel Bastelaufwand und exterm nervig beim Debuggen der Hardware :-) Nur als Beispiel : http://www.harbaum.org/till/spi2cf/spi2cf.html
beide über eine CPLD- oder eine 74HC..- Lösung an die SPI-Schnittstelle anbinden könnte. Für beide gibt es Treiber, so dass man sich auf die Hardware-Entwicklung und auf Software für die Anpassung beschränken könnte. Nachteil des SL811HC
Gehalt: 112.000, ohne Boni Zeit: 40h mit Gleitzeitregelung Tätigkeit: Entwicklung bei VW Ausbildung: Dr Ing hc Erfahrung: 11 Jahre Berufserfahrung Danke.
es damit fast besser (Teuerung berücksichtigt) Umsatz 2007 : 105.000 Gewinn 2007 : 85.000 (~ 74k Brutto)
MOTOROLA SEMICONDUCTOR TECHNICAL DATA MC74HC76 Dual JK Flip-Flop With Set and Reset High–Performance Silicon–Gate CMOS N SUFFIX The MC74HC76 is identical in pinout to the LS76. The device inputs 16 PLASTIC PACKAGE CASE 648–08 are compatible with
line distance thickness between the emitter and detector. Tracking Resistance CTI >175 Volts DIN IEC 112/VDE 0303 Part 1 (ComparativeTracking Index) Isolation Group IIIa Material Group (DINVDE 0110, 1/89,Table 1) AbsoluteMaximumRatings Parameter Symbol Min. Max. Units Note StorageTemperature Ts -55 125
, habe mir ein modifiziertes File runter geladen, einen Programmer für den parallel Port mit einem 74HC244 aufgebaut und mit PonyProg mein Glück versucht. Glück, weil ich mit der Programmierung von µProzessoren und der Bediehnung von PonyProg keinerlei Erfahrung habe. Lange Rede kurzer Sinn, irgendwie
Glücksspiel ist (aufgrund der Spannungsteiler). Statt der i2c-LCD Ansteuerung nehme ich lieber einen 74HC164 und habe dafür den PORT C noch vollständig für die Relaisplatine und kann an den EXT-Port trotzdem einen TSOP anschließen.
hätte, ein empfangenes Byte auszulesen. Wenn ich jetzt ein externes Schieberegister mit Latch (z.B. 74HC595) nehme, müsste die Zeit auf jeden Fall reichen. Fehlt mir nur noch eine Idee, den Byte-Trigger für das Latch zu bekommen. Gruß Santi
12,3 MBit/s IO locker wegsteckt, oder ein externes Schieberegister. Mit externem Schieberegister (74HC595) in Verbindung mit einem Frequenzteiler werden die Daten parallel verarbeitet mit 1.536.000 Anweisungen / s ... ... das Ganze per Interrupt getriggert, kostet sogar eine Tina nur ein müdes Lächeln
mal ein paar bytes verloren gehen wenn die kabel zu lang oder so. bin selber jetzt auch auf einen 74hc4050 umgestiegen um die karte zuverlässiger anzuschließen (kostet 40 cent). grüße daniel
habe es im Arbeitsplatz per Rechtsklick und dann auf Formatieren formatiert. Ich werde dann mal die 74HC4050 von reichelt bestellen und alles neu aufbauen. Schonmal danke für die schnelle Hilfe.
). 7.1.1 Features Features of the HCS08 CPU include: • Object code fully upward-compatible with M68HC05 and M68HC08 Families • All registers and memory are mapped to a single 64-Kbyte address space • 16-bit stack pointer (any size stack anywhere in 64-Kbyte address space) • 16-bit index register (H:X
vor ca. nem Halben Jahr aktuell, ich habs geschafft. SD-Karte, anständiger 3,3V - Pegelwandler IC (MC74HC4050), serielles GPS, ATmega8, Assembler, ... Auf http://www.moritz-greif.de/elektronik_index.html ist alles erklärt. Unter Projekte gibts Bilder, unter Downloads den Assembler-code, Schaltpläne
Theory of Operation......................................................................14 AD9834 to 68HC11/68L11 Interface....................................... 26 Circuit Description.........................................................................15 AD9834 to 80C51/80L51 Interface.............
6dividedbyC1(C1inpF).Thecircuit produces a controlled amount of hysteresis dependent hysteresis such as the 74HC14 are not stable with tem- perature, supply voltage changes, or from device to onlyonresistormatchingandselfbiasesitselfaroundthe device. input threshold. All gates must be in the same package, and
können, sonder nur die vorhandene durchschalten. >Als nächstes wollte ich eine Kippstufe (ohne MCP112) probieren, die der >µC dann auch selbst abschaltet. ??? Von nix is nix. >Die Bauteile sind wahrscheinlich nicht die geeignetsten: Ich hatte nur >einen 74HC14 und Schottky-Dioden da. Ob man
. Ich hoffe das ist so verständlich. C1 ist der Pufferkondensator. C2 und D1 bilden mit dem MCP112 die "Millier-Engine". GND und VCC des 74LVC1G32A hängen direkt an der Solarzelle. Die Inputs des 74LVC1G32A sind VOUT des MCP112 und GP0 des PIC. Der Output des 74LVC1G32A versorgt VDD des PIC.
M. Weissi wrote: > 74xx00 > 74xx04 > 74xx14 nimm 74HC132, dann hast Du alle 3 erschlagen > 74xx07 dann aber auch 74LS06 > 74xx74 manchmal ist der 74HC112 auch ganz nützlich > 74xx138 > 74xx154 wozu
macht doch das gleiche, wie der 74HC595 > 74xx4017 wozu? Wie wärs noch mit Zählern: 74HC161 74HC393 Analogmultiplexer sind auch ganz praktisch: 74HC4051 > xx4011 > xx40109 > xx4517 > xx4049 > xx4050 Hochvolt-CMOS
decoder. LSB of address bus (A0) can be used as C/D (command/data selection) signal. TC7411C244 x 3 TC74HC32 A15 Address ___ to CE A12 Decoder A11 to A 8 LCD Module A 7 to _ A 0 C/D TMPZ84C00P (4MHz, C-MOS) D7 D 7 to to D0 D 0 ___ ______ WR MREQ _ WR ___ RD ___ RD TC74HC32x4 6.2 Module Located in the I/
Mit Quarz und nur ein IC, das wäre ein 74HC4060 oder der CD4521: http://www.mikrocontroller.net/attachment/21764/Schaltuhr.png (in der Schaltung oben links) hatte ich mal sowas vorgeschlagen
keinen grünen Zweig bezüglich eines Sekundentaktes gekommen, aber Danke >dennoch. Du brauchst einen 74HC4060 + 32768 Hz Uhrenquarz. >Genauigkeit soll halt so sein dass in einem Monat vielleicht etwa +/- 5 >Minuten (maximal) Abweichung vorhanden sind 5 min / Monat sind 112ppm. Das macht jeder 0815
decoder. LSB of address bus (A0) can be used as C/D (command/data selection) signal. TC7411C244 x 3 TC74HC32 A15 Address ___ to CE A12 Decoder A11 to A 8 LCD Module A 7 to _ A 0 C/D TMPZ84C00P (4MHz, C-MOS) D7 D 7 to to D0 D 0 ___ ______ WR MREQ _ WR ___ RD ___ RD TC74HC32x4 6.2 Module Located in the I/
hmm theoretisch wäre das ja möglich, nur brauche ich das 74hc595 um die ansteuerungskoordinaten zu haben wie z.B. R4/C5, wobei R4 dann beim atmega z.B. für den PortB2 stehen könnte und C5 wäre dann an dem IC der Port Q2... außerdem hab ich sicherheitshalber
> hmm theoretisch wäre das ja möglich, nur brauche ich das 74hc595 > um die ansteuerungskoordinaten zu haben Den 595 brauchst du nur deshalb, weil dein Fernziel darin besteht mehr als ein Modul anzusteuern. Für ein einziges Modul brauchst du ihn nicht unbedingt
Alle Parallelport-Programmer mit IC sollten direkt an den Port gesteckt werden. Die benutzten ICs (74HC125, 74HC244 o.ä.) sind keine Leitungstreiber. Das Kabel vom Programmer zur Schaltung hat die 10 Adern als Flachbandkabel, weil so jede 2. GND ist und das Übersprechen reduziert wird. Ich habe mit
Baubeschreibungen der Programmer auf solche Umstände viel mehr hingewiesen werden. PS: ein myAVR mit 74HC125 von meinem Kollegen war von 3PCs nur an einem sehr unzuverlässig zu programmieren, an den anderen beiden garnicht. Der 74HC125 an einem 1.5m Sub-D-Kabel ist ein extremer Unsicherheitsfaktor,
mended drive circuit for optimal 220 Ω common-mode rejection 3 6 VO performance. Two main points to 74LS04 note are: OR ANY TOTEM-POLE 4 5 GND OUTPUT LOGIC GATE SHIELD 1. The enable pin is tied to VCC * rather than floating (this GND1 GND2 applies to single-channel parts *HIGHER CMR MAY BE OBTAINABLE
order to control a common load from several drive capability and will require true CMOS buffering. Any 74HC or 74AC series gate can directly power the QT110, as places. can most other microprocessors. Max On-Duration is fixed at 10 seconds if in Pulse output Option strap configurations are read by the QT110
02h (LDN number) to 01h. Then program device registers “2” = DRQC/DACKBC are unused 60h-65h, 70h, 74h, and 75h. Leave register 72h set at “0” = DRQD/DACKBD are unused 00h (second interrupt not used). Finally, set register 30h to 01h in order to activate the audio device. register 74h, LDN 1 = 01h register
CTS, Busy=high, Ready=low * ;* PD3 EXSCL Aktivierung für XSCL. Dieser Pin aktiviert über ein * ;* 74HC02 den Schiebetakt für die Daten * ;* PD4 LP Latchpuls. Der Impuls läd die Daten aus dem Schiebe- * ;* register ins Display. Dient als HSync. * ;* PD5 FLM VSync für das LCD. Das LCD springt in die erste
;* PD6 VWR\ Write Enable für den SRAM. * ;* PD7 VRD\ Output Enable für den SRAM und XSCL über den 74HC32 * ;* für das LCD. Bei jedem Lesevorgang werden die Daten ins * ;* LCD geladen * ;* PE0 EnLCD Schaltet über einen PNP und einen NPN Transistor die * ;* LCD Spannung, damit im Falle eines Fehlers (
;* PD6 VWR\ Write Enable für den SRAM. * ;* PD7 VRD\ Output Enable für den SRAM und XSCL über den 74HC32 * ;* für das LCD. Bei jedem Lesevorgang werden die Daten ins * ;* LCD geladen * ;* PE0 EnLCD Schaltet über einen PNP und einen NPN Transistor die * ;* LCD Spannung, damit im Falle eines Fehlers (
;* PD6 VWR\ Write Enable für den SRAM. * ;* PD7 VRD\ Output Enable für den SRAM und XSCL über den 74HC32 * ;* für das LCD. Bei jedem Lesevorgang werden die Daten ins * ;* LCD geladen * ;* PE0 EnLCD Schaltet über einen PNP und einen NPN Transistor die * ;* LCD Spannung, damit im Falle eines Fehlers (
;* PD6 VWR\ Write Enable für den SRAM. * ;* PD7 VRD\ Output Enable für den SRAM und XSCL über den 74HC32 * ;* für das LCD. Bei jedem Lesevorgang werden die Daten ins * ;* LCD geladen * ;* PE0 EnLCD Schaltet über einen PNP und einen NPN Transistor die * ;* LCD Spannung, damit im Falle eines Fehlers (
SW 640x480 LCD, wie es in vielen alten * ;* Notebooks verbaut ist. * ;* Außer einem mega8515, einem 74HC32, dem 74x573 Adresslatch im Datenbus, * ;* und einem 64kB SRAM (mit 55ns oder schneller) werden keine weiteren * ;* Bauteile benötig. Neue Daten werden über ein paralleles Interface mit * ;* bis zu
Impuls an FT245 * ;* PD2 NC * ;* PD3 EXSCL Aktivierung für XSCL. Dieser Pin aktiviert über ein * ;* 74HC02 den Schiebetakt für die Daten * ;* PD4 LP Latchpuls. Der Impuls läd die Daten aus dem Schiebe- * ;* register ins Display. Dient als HSync. * ;* PD5 FLM VSync für das LCD. Das LCD springt in die erste
Impuls an FT245 * ;* PD2 NC * ;* PD3 EXSCL Aktivierung für XSCL. Dieser Pin aktiviert über ein * ;* 74HC02 den Schiebetakt für die Daten * ;* PD4 LP Latchpuls. Der Impuls läd die Daten aus dem Schiebe- * ;* register ins Display. Dient als HSync. * ;* PD5 FLM VSync für das LCD. Das LCD springt in die erste
Ein Low Impuls läd die Daten * ;* PD3 EXSCL Aktivierung für XSCL. Dieser Pin aktiviert über ein * ;* 74HC02 den Schiebetakt für die Daten * ;* PD4 LP Latchpuls. Der Impuls läd die Daten aus dem Schiebe- * ;* register ins Display. Dient als HSync. * ;* PD5 FLM VSync für das LCD. Das LCD springt in die erste
SW 640x480 LCD, wie es in vielen alten * ;* Notebooks verbaut ist. * ;* Außer einem mega8515, einem 74HC32, dem 74x573 Adresslatch im Datenbus, * ;* und einem 64kB SRAM (mit 55ns oder schneller) werden keine weiteren * ;* Bauteile benötig. Neue Daten werden über ein paralleles Interface mit * ;* bis zu
SW 640x480 LCD, wie es in vielen alten * ;* Notebooks verbaut ist. * ;* Außer einem mega8515, einem 74HC32, dem 74x573 Adresslatch im Datenbus, * ;* und einem 64kB SRAM (mit 55ns oder schneller) werden keine weiteren * ;* Bauteile benötig. Neue Daten werden über ein paralleles Interface mit * ;* bis zu
Notethatbusbuffersarerequiredifthebusisheavily × 8 static RAM and the SED1330F/1335F/1336F. loaded. VA0 to VA12 A0 to A12 HC138 A to VA13 to VA15 Y CE1 VCE C V DD CE2 SED1335F/ 6264 SRAM 1336F OE VR/W R/W I/O1 to I/O8 I/O1 to I/O8 Figure 74. Static RAM interface 8.2.2 Supply Current during Display Memory Access The 24 address
Notethatbusbuffersarerequiredifthebusisheavily × 8 static RAM and the SED1330F/1335F/1336F. loaded. VA0 to VA12 A0 to A12 HC138 A to VA13 to VA15 Y CE1 VCE C V DD CE2 SED1335F/ 6264 SRAM 1336F OE VR/W R/W I/O1 to I/O8 I/O1 to I/O8 Figure 74. Static RAM interface 8.2.2 Supply Current during Display Memory Access The 24 address
Sigint 112 wrote: > Wenn ich also das CGROM etwas kürzen würde, dann sollte mit anpassung > des Timings das Programm doch auch mit einem Tiny2313 mit internem Takt > laufen. Hmm, erstmal gingen da nur
bekommt man damit 320 Pixel und damit auch 40 Zeichen auf einen Standard-VGA-Monitor. 2.) Mit einem 74HC157 (4-fach 2 zu 1 Multiplexer) und einem 8-Bit Port (z.B. PORTC) kann man Farbe ins Spiel bringen. Der 74HC157 schaltet - gesteuert von MOSI - jeweils vier Bits um (Vorder- und Hintergrundfarbe). Definiert
Die stellen auch SPI - RAM´s her. http://www.ramtron.com/doc/Products/Nonvolatile/Detail.asp?ID=112&gr=5 MfG Paul
jedem Schreiben wird der Zähler einmal getaktet. Dafür braucht man dann aber 3 8-Bit Zähler (z.B.:74HC590), am uC aber nur 1 leitung zum takten und 1 zum Resetten. Ist aber schnell. Gerhard
@alfsch Die Flash ADC vom Maxim MAX112x sind nur 8Bit Breit und laufen mit (-5,2V), Hast du andere und den Händler. Diese CPLDs, wozu brauche ich 72 I/O, ich brauche nur 5 /CS Leitungen. Und die 125MHz die da im Datenblatt angegeben werden
some few years ago, ... OSC: ICS307 oder ICS501 etc. ; http://www.icst.com FIFO: SN74V263_273_283_293.pdf ; Texas oder IDT ADC: ADC08100 ; www.national.com Amp./VGA siehe z.B. Texas "High Speed Amplifiers" oder National "High Speed Amplifiers" (LMH...)
müsste der Operationsverstärker in weniger als 125ns das Gatter schalten. Als Gatter werde ich das 74HC 00 verwenden. http://www.farnell.com/datasheets/12712.pdf Das sollte mit 10ns schnell genug sein. Erschwert wird die Suche dadurch, dass man bei Farnell nicht nach den Einzeldaten suchen kann
zweiten uC sendet. Dieser zweite uC (ein AT89C2051) arbeitet als LED Displaycontroller um über zwei 74HC4094 Schieberegister mit Latch die 16 LED Zeilen anzusteuern. Die 32 Spalten werden dann mit zwei 4-zu-16 Dekoder und MOSFETs angesteuert, immerhin fließen hier über 2A pro Spalte. Sobald das Ding
SMD HC 112 hat zusätzlich noch ein clear. Gibt es bei www.Reichelt.de
Schau Dir die Schaltung aber gut an, nicht immer kann man die LS (Bipolar) durch HC (CMOS) einfach ersetzen! Der direkte Nachfolger der LS ist der ALS.
