Versorgungsspannung bestimmen Die Einstellung einer zu hohen Spannung bei der Verwendung von 3,3V EPLDs (MAX 7000A, MAX 7000AE bzw. MAX 3000A) oder 2,5V EPLDs (MAX 7000B) kann zu einer Beschädigung der Bausteine führen. Spannung JP9 JP3 JP1 JP2 MAX 7000S 5V offen offen offen offen MAX 7000A bzw. 3,3V geschl. offen
Projekts hat man die RAWH-Daten. Bei 2 Bytes pro Pixel und genannter Größe sind das immerhin stolze 7000 Bytes. Die Schreibe ich als erstes in den RAM_G. Zur Kontrolle habe ich dann erst mal 1 Sekunde später die Daten ausgelesen und auf den Bildschirm gebracht (zumindest mal die ersten 255) und Verglichen
kleine Logo (50 x 17) steht "sauber" oben links in der Ecke... Ich vermute mal, dass ich bei den 7000 Bytes irgendwo ein Vielfaches von 32 oder 64 nicht richtig gelesen (geschrieben) habe. Lese die Daten im Moment vom Flash, da muss man diese Vielfache beachten. Später sollen die Daten dann als Editor-Datei
Mit dem Projekt "WordClock mit WS2812" kann sowohl die klassische 11x10 WordClock als auch die neue minutengenaue 16x18 WordClock24h realisiert werden - mit ein und derselben Hard- sowie Software. Link zum Artikel: [[WordClock_mit_WS2812]] Lauffähig ist die Software auf den Nucleo-Boards STM32F401RE und STM32F411RE für 11 EUR und (brandneu!) jetzt auch auf dem 4 EUR günstigen STM32F103C8T6 Mini Development Board. Auch diese Variante wird in den nächsten Tagen zum Download verfügbar sein und im Artikel beschrieben werden. Bereits implementierte Features der Software: - Lauffähig auf STM32F401
einige. Z.b. - Der AGC in der Block II Variante der Apollo Missionen - AL1 - MP944 - CADC - TMS1000 - GI250 - Intel 4004
: -<nn> Table (48=8048 65=6502 51=8051 85=8085 80=z80) (68=6800 05=6805 70=TMS7000) (3210=TMS32010 3225=TMS32025) Der kam also 1985 raus und damit konnte man dann 8048 und 8051 programmieren. Am Anfang unter CP/M, spaeter dann unter Linux 0.94a. (Linux auf
gesetzt, weil Silizium sich nicht ans Datenblatt gehalten hat. Übelste Beispiele: AT91RM9200, AVR32AP7000, TMS320F2812. Jedes Projekt hat sich dadurch ausgezeichnet, dass frühe Siliziumrevisionen von brandneuen Produkten zum Einsatz kamen. Und ich nach einigen Boardrevisionen meine ganz persönlichen Einträge
unterwegs ist, verzichtet nicht freiwillig auf Röhrenoszilloskope. Die Qualität von Hameg, Tektronix 7000er und Co. gibt es nicht mehr.
an seine Grenzen treiben möchtest nimmst Du > noch die MATH-Funktion ist ein alter Hut, hat das TMS3014 auch schon als Modul (hatte ich mitbestellt, aber echt selten gebraucht, wobei ADD und Co ist so vorhanden, FFT musste ich zukaufen)
Ja und nun? Du erzählst mir wie es nicht geht und zeigst mir die MAX7000 Macrozelle die das Problem nicht hat, denn der Preset Eingang ist da deutlich zu sehen. So weit war ich aber schon vorher, ich hatte das bereits sowohl mit MAX3000A als auch mit MAX7000A als Ziel synthetisiert
ein idiotisches Affentheater ist mir hier nur passiert als ich nebenan mal nach einem C-Compiler für TMS320 gefragt habe und mir Vorträge über die pösen Purschen in der DDR anhören mußte weil die den TMS320 nachgebaut haben.. Kannst Du nicht begreifen das man bei Sowas die Lust verliert und einem das
port that enables either a serial wire debug or a JTAG probe to be connected to the target. The JTAG TMS and TCK pins are shared with SWDIO and SWCLK, respectively, and a specific sequence on the TMS pin is used to switch between JTAG-DP and SW-DP. 20/105 DocID13587 Rev 16 STM32F103x8, STM32F103xB Pinouts
auf einen CPU-Kühler mit einem Lüfter (der läuft schön leise mit 10V) gekloppt. Das sind so ca.6-7000k schön weißß, kein Blaustich, optimal, kann ich nur sagen ! Gruß Michael
Freescale Coldfire (nur über EZ-Port) - STM8, SPC560B (nur über Bootloader) - MSP430 (nur über SBW) - TMS320F28xx (nur über Bootloader) - Renesas/NEC 78K0/78K0R/RL78/R8C - SPI-Flash - I2C-EEPROMs Geplant ist noch PIC18xxx und JTAG für CPLDs etc. Hauptkomponenten sind ein Meg328P (der leider fast voll
in Assembler. Die MCS51 waren einfach, logisch und mächtig, genauso wie der Z80 und der 65XX (der TMS320 übrigens auch :). Dann war ich das EPROM Brennen leid und wollte wieder was einfaches, logisches und mächtiges. Als ich aber die Portbeschreibung der PIC studiert hatte, war ich recht verwirrt und
ich mich beruflich mit einem MC von Freescale herumschlagen. Desen Datenblatt war sage und schreibe 7000 Seiten lang. Das ist natürlich eine andere Klasse als die AVRs, nichts desto trotz zieht es mich im privaten zu den "übersichtlichen" Kontrollern.
LCD-Interface mitbringen. Da wären die üblichen verdächtigen Firmen und Produktreihen, NXP LPC, Renesas, TI TMS320, Atmel AT91SAM, STMicroelectronics STM32. Ein gewisses Problem für uns Hobbyisten ist, das diese Controller zunehmend in BGA-Gehäusen daherkommen. Die Controller gehen in Richtung SoC, Überleitung
sicherlich nett zum Erregen von Aufmerksamkeit. Das zu sehende Testbild generiert ein MACHXO2 7000HE, ohne zusätzlichen Speicher wird das produktiv sicher nichts reißen, reicht aber mehr als allemal für das Testbild. Das Q&D Design anbei. Ein Beaglebone Black wäre natürlich eine Möglichkeit, ich
Schätze da ist Dir ein Schreibfehler unterlaufen. nicht TMS 3819 sondern TMS 3839 !! Dieser TOS war auch seinerzeit im Wersi DT 74 Generator der alten W 248/358 Serie bis 1976 verbaut. Die Schaltung entspricht genau diesem Generator, den ich noch in einem
happyfreddy schrieb im Beitrag #5782126: > nicht TMS 3819 sondern TMS 3839 !! Jep, ok. TMS3839, von glaube ich Texas Instruments. happyfreddy schrieb im Beitrag #5782126: > Die Teilfaktoren solcher TOS IC´s bewegen sich jedoch > zwischen 451
Change Interrupt source 20: The PC4 pin can serve as an external interrupt source. 85 8011G–AVR–08/07 TMS/PCINT19 – Port C, Bit 3 TMS, JTAG Test Mode Select. PCINT19, Pin Change Interrupt source 19: The PC3 pin can serve as an external interrupt source. TCK/PCINT18 – Port C, Bit 2 TCK, JTAG Test Clock.
port that enables either a serial wire debug or a JTAG probe to be connected to the target. The JTAG TMS and TCK pins are shared respectively with SWDIO and SWCLK and a specific sequence on the TMS pin is used to switch between JTAG-DP and SW-DP. Doc ID 16455 Rev 7 21/88 Pinouts and pin description STM32F100x4
Output. PCINT20, Pin Change Interrupt source 20: The PC4 pin can serve as an external interrupt source. TMS/PCINT19 – Port C, Bit 3 TMS, JTAG Test Mode Select. PCINT19, Pin Change Interrupt source 19: The PC3 pin can serve as an external interrupt source. TCK/PCINT18 – Port C, Bit 2 TCK, JTAG Test Clock.
instead of 5 required by the JTAG (JTAG pins could be re-use as GPIO with alternate function): the JTAG TMS and TCK pins are shared with SWDIO and SWCLK, respectively, and a specific sequence on the TMS pin is used to switch between JTAG-DP and SW-DP. 2.2.38 Embedded Trace Macrocell™ The ARM Embedded Trace
DIO1 Buffered TCK out signal. Used for connecting an on board TAP controller (FPGA, DSP, etc.). BUF_TMS D14 SUP3 DO O DIO1 Buffered TMS out signal. Used for connecting an on board TAP controller (FPGA, DSP, etc.). UART [4][5] mUART_CTS_N N13 SUP3 DI / GPIO I DIO1 UART Clear To Send (active LOW) mUART_RTS_N
/888 Flash devices are mapped to two program memory address spaces: • D-Flash Bank 0 is mapped to 7000 H 7FFF anH A000 – AHFF H • D-Flash Bank 1, which is only available in the 32-Kbyte Flash device, is mapped to 6000 H – 6FFF Hnd B000 –HBFFF H In general, the lower address spaces (6000 – 6FFF and 7000
Design mit dem NIOSII ohne FPU? Das LEON3 Design hat ca. 17000 gebraucht. Davon hat mein Teil über 7000 LUTs ausgemacht. Grund meiner Frage ist, dass je nach Design und FPGA das ganze ab einer bestimmten größe (1/3 bis 1/2) der FPGA Kappazität viel langsamer wird! Zweitens bin ich mir nicht sicher,
Am 2. FPGA ist der JTAG leider nicht vollständig angeschlossen, nur TDI und TDO, aber kein TCK und TMS. Warum auch immer. Damit haben wir leider keine Chance, das 2. FPGA so komfortabel wie das 1. in Betrieb zu nehemen. Es geht nur Blindflug, den Inhalt mit ins Config-Flash packen und hoffen.
FPGA Circuit PIR0606PIR060602 POCLK100M GND 249R 71 GND 1 4 1 4 1 4 13 4 1 7 1 5 1 2 15 FPGA1I1I CTp7000 Tp70101 E E G G K K M M N N P P R R A5 PIFPGA10E2 PIR0605PIR060501Test Point Test Point D D D D D D D D D D D D D D FPGA1L1L CLK1, DIFFCLK_0n PIFPGA10E1 33R2 1 FPGA1A1A D4 DQB6 FPGA1E1 G G G G G G G
alten Digitalfotoapparaten. Wenn ich mal schnell was messen will nehm ich immer das alte analoge 7000er. Das muß nicht booten und macht auch nicht "ding dong". Also ich könnte auch die Kombination PC Oszilloskop und altes (gutes) Anlogscope befürworten. vg Maik
und Messungen. Auch vergleiche der Darstellung mit TEktronix TDS3K und schnellen Analoggeräten der 7000er Serie! Das Problem bei der Sache ist das wir und bei den besseren Chinageräten DEFINITV auch schon in Bereichen bewegen wo es nicht mehr Ausreicht über ein T Stück einfach dasselbe Signal aus einem
– ISP circuitry compliant with IEEE Std. 1532 For information on in-system programmable 5.0-V MAX 7000S or 3.3-V f MAX 7000A devices, see the MAX 7000 Programmable Logic Device Family Data Sheet or the MAX 7000A Programmable Logic Device Family Data Sheet. Table 1. MAX 7000B Device Features Feature EPM7032B
Dieses ist ein weinig älter (90iger Jahre) es behandelt den MC68HC11 ausführlich, sowie andere µCs wie TMS7000, TMS 370-Familie, 8051-Familie und die Z8-Familie. Bernd_Stein
Tip. Ich kann Dir nur sagen, dass es bei mir mit dem DLC5 funktioniert. Ich habe nur TDI, TDO, TCK, TMS (natuerlich GND) verbunden und den (n)TRST !direkt! an 3.3V gehangen. 'TDO stuck at 1' klingt aber sehr nach einem (n)TRST Problem.
20: The PC4 pin can serve as an external interrupt source. 85 8011O–AVR–07/10 ATmega164P/324P/644P TMS/PCINT19 – Port C, Bit 3 TMS, JTAG Test Mode Select. PCINT19, Pin Change Interrupt source 19: The PC3 pin can serve as an external interrupt source. TCK/PCINT18 – Port C, Bit 2 TCK, JTAG Test Clock.
leider nicht verfügt. > wo steht das ? Beim 3000A kann der security bit gelöscht werden, der 7000S afaik auch.
Open-Drain) ####################################################################### Kannst du die TMS bzw Clock Signale mal mit dem Scope messen. Der TMS via Pull-Up ca 4K7 muss auf low gehen. ####################################################################### Versuch mal frech den Device-Type
können, es wäre also etwas mit integriertem Framebuffer nicht schlecht. Da fällt mir spontan die AP7000 Serie von Atmel ein und natürlich die OMAP von TI. Von der Rechenleistung her könnte der AP7000 knapp bemessen sein, der OMAP reicht auf jedem Fall. Beide Prozessoren sind aber nicht einfach in der
Rechenzeit abschätzen. Was ich damit sagen will: Besorg dir am besten eine CPU mit FPU, z.B. den TMS320F28335. Grüße, Peter
mir noch folgenden sender einfügen könntest: Radio St(h)oerfunk: http://stream.sthoerfunk.de:7000/sthoerfunk.ogg.m3u vielen dank :-)
...wo sie doch schön bandbreideschbarend wären. ;-) http://stream.sthoerfunk.de:7000/sthoerfunk.ogg steckt in der von Dir angegebenen M3U-Datei (die Webby noch nicht einmal ansehen will, sondern etwas irreführend meckert "Download fehlgeschlagen") und http://stream.sthoerfunk.de:7000
port that enables either a serial wire debug or a JTAG probe to be connected to the target. The JTAG TMS and TCK pins are shared with SWDIO and SWCLK, respectively, and a specific sequence on the TMS pin is used to switch between JTAG-DP and SW-DP. 18/92 Doc ID 13587 Rev 11 STM32F103x8, STM32F103xB Description
index.php/Tuner @Harald: Nochmal kurz die Frage. Du hast auf einer anderen Seite wieder etwas über TMS geschrieben oder rüberkopiert: Du meinst vermutlich TMC, oder?
#1729110: > @Harald: > Nochmal kurz die Frage. Du hast auf einer anderen Seite wieder etwas > über TMS geschrieben oder rüberkopiert: Du meinst vermutlich TMC, oder? ich hab das nur an eine andere Stelle verschoben, Der Text stammt nicht von mir. Harry
Schutzfolie vorne drauf. Hier der Link zum verwendeten DSP: http://focus.ti.com/docs/prod/folders/print/tms320dm642.html Auch jede Menge AppNotes dort....
Advise please In my house i have a Dreambox (DM7000-S) Satreceiver , in the livingroom. The wife would like to look at the received channel in the bedroom , where we have a TV with SCART , and ethernet. I can see the Dreambox MPEG stream fine with
Der TMS99xx hatte tatsächlich seine Register im Hauptspeicher. Ein CPU-internes Register zeigte auf diesen externen Registersatz. Ein derartiges Konzept (möglichst alle Register incl. Instruction Pointer /
Bernhard R. schrieb: > Der TMS99xx hatte tatsächlich seine Register im Hauptspeicher. Ein > CPU-internes Register zeigte auf diesen externen Registersatz. Yep. Wobei eine 6502 in gewisser Hinsicht 256 Register zweiter Klasse
dran, um Bilder (z.B. als Hintergrund usw.) einmischen zu können. Gerne würde ich das mit einem TMS von TI machen. Habe etwas Erfahrung mit TMS320C25 (über 10 Jahre her). Dieser hat, offensichtlich im Gegensatz zu den aktuellen TMS, noch einen parallelen Datenbus, um mit der Peripherie (ADC, DAC, RAM) kommunizieren zu können. Z.B. gibt es ein Board bei Embedded Projects mit dem TMS320F28016. Dieser hat wohl keinen parallelen Datenbus nach aussen. Hier könnte man nur die GPIOs als Datenbus mißbrauchen. Oder wie schließt man hier andere DAC usw an? Da man pro Farbe (RGB)
26 P1.7/SPM7/PLAO[0] ADuC7020 DAC2/ADC14 6 25 XCLKI DAC3/ADC15 7 TOP VIEW 24 XCLKO (Not to Scale) TMS 8 23 P0.7/ECLK/XCLK/SPM8/PLAO[4] TDI 9 22 P2.0/SPM9/PLAO[5]/CONV START BM/P0.0/CMP /PLAI[7] 10 21 IRQ1/P0.5/ADC /PLAO[2] OUT BUSY 1 2 3 4 5 6 7 8 9 0 1 1 1 1 1 1 1 1 1 2 [ K O D D D D S S [ O TC T GN
NGW/Firmware_upgrade#Update_Das_U-Boot_using_u-boot U-Boot zerschossen. Da man neuerdings den AP7000 mit dem AVR-Dragon flashen/debuggen kann hab ich mir so einen zugelegt (neuere Hardwareversion). Ausserdem die neuste Firmware auf den Dragon gespielt {0x060b, 0x060b} und neuste Tollchain-Version
AVRfreaks hat jemand rausgefunden, dass am JTAG-Anschluss pull-up-Widerstände von 4,7K an den TCK, TDO, TMS und TDI Anschlüssen nötig sind, damit der Dragon das NGW erkennt.
port that enables either a serial wire debug or a JTAG probe to be connected to the target. The JTAG TMS and TCK pins are shared respectively with SWDIO and SWCLK and a specific sequence on the TMS pin is used to switch between JTAG-DP and SW-DP. 2.3.29 Embedded Trace Macrocell™ ® The ARM Embedded Trace
22 27 P1[2] (GPIO, configurable XRES) Vboost 23 26 P1[1] (GPIO, TCK, SWDCK) Vbat 24 25 P1[0] (GPIO, TMS, SWDIO) Figure 2-2. 68-Pin QFN Part Pinout - + ) ) p p C C m m A A p p I ) I DI O O O O O O O O ) O IO O O, O O P P P P P P I G G P PI P P ( 2 ( ( G( (G ( ] (] ( G( ( ( 0 5 i 4 3 2 1 0 ] [ [ d d d 7
TMS320F2810, TMS320F2811, TMS320F2812 TMS320C2810, TMS320C2811, TMS320C2812 Digital Signal Processors Data Manual April 2001 − Revised July 2007 Revision History REVISION HISTORY This data sheet revision
