4V and 4 MHz @ 2.7V. When operating at condi- tions above these frequencies, the typical old style 74HC series latch becomes inadequate. The External Memory Interface is designed in compliance to the 74AHC series latch. However, most latches can be used as long they comply with the main timing parameters
6 PCMCIA_OE IN1 O1 PCMCIA_PIO_SET 12 A2 11 PCMCIA_IOWR 10K9 IN2 O2 19 A3 8 PCMCIA_IORD IN3 O3 3V3 74AHC125 A S 3V3 U13B 3V3 24 VCCIO C 73 VCCIO 51 C 3V3 76 VCCIO VCCINT 58 3V3 R227 10K 115 VCCIO VCCINT 130 S S A T Y3 144 VCCIO VCCINT E I T _ _ T T S 0 1 A DS E Y S 0.1uF 2 OE/ST VDD 3 R229 125 4 CPLD_TDI
laufen. - Wäre es bessser, ein 3-State-Buffer-IC hinter dem 4021 zu verwenden? Ich habe bei RS das SN74AHC1G125DCK gefunden, dessen Output-Enable-Leitung ich nur mit Seriell-Parallel-Signal verbinden müsste.
4V and 4 MHz @ 2.7V. When operating at condi- tions above these frequencies, the typical old style 74HC series latch becomes inadequate. The External Memory Interface is designed in compliance to the 74AHC series latch. However, most latches can be used as long they comply with the main timing parameters
40 MHz sind schon relativ optimistisch für einen 74HC590. Für eine hohe Frequenz müsste man da ggf. eher nach der AHC, VHC Version suchen. Wenn das Layout bei den Abblockkondensatoren Probleme macht, notfalls einen bedrahteten Kondensator direkt zwischen
fliegendem Anschluß (1m Meßstrippe quer über den Tisch). Mit 64MHz passierte dann nix mehr. Zumindest der HC74 scheint das dann nicht mehr zu mögen. > Für eine hohe Frequenz müsste man da ggf. eher nach der AHC, VHC Version suchen. Scheint es nicht zu geben. Noch nicht mal als 74AC :( Man könnte das
geht das Display. Wenn man die Signale anschaut, ist klar warum. Die 3,3V-Signale schwingen mit dem 74LVC1G17GV125 an den Flanken sehr stark. Ich habe die Signale mal mit der alten und neuen Schaltung als Anhang angehängt. Gleich vorweg: Versorgungsspannung ist stabil. An der Gatterversorgung ist ein
Hallo, ein 74AHC1G32 sollte ja laut Datenblatt auch für die Pegelwandlung von 5V auf 3,3V gehen (verträgt bis zu 5,5V am Eingang). Von den AHC-Typen gibt es leider keinen nicht-invertierenden Buffer (74AHC1G17)
Es gibt Einzel- und Doppelgatter ICs. Der 74AHC1G125 ist z. B. ein einzelner Puffer mit Enable. Mit TiniLogic oder LittleLogic müßte Google etwas anfangen können. Ich glaube aber nicht das Reichelt sowas hat. Farnell und Digikey führen die
Hi 74LX1G00/04/132 gibt es auch bei CSD. MfG Spess
Das Problem ist, dass der benötigte IC nur bei RS erhältlich ist und dementsprechend kostet (Buffer 74AHC125, glaube ich). Eigentlich müsste aber doch eine 3,3V-Z-Diode pro Datenleitung nach Masse reichen? Oder?
. Der geht dann von 2V zu 5V5 und ist in EPIC (enhanced performance implanted cmos) gibts als SN74AHC125 von TI
4V and 4 MHz @ 2.7V. When operating at condi- tions above these frequencies, the typical old style 74HC series latch becomes inadequate. The External Memory Interface is designed in compliance to the 74AHC series latch. However, most latches can be used as long they comply with the main timing parameters
4V and 4 MHz @ 2.7V. When operating at condi- tions above these frequencies, the typical old style 74HC series latch becomes inadequate. The External Memory Interface is designed in compliance to the 74AHC series latch. However, most latches can be used as long they comply with the main timing parameters
@ 4V and 4 MHz @ 2.7V. When operating at conditions above these frequencies, the typical old style 74HC series latch becomes inadequate. The External Memory Interface is designed in compliance to the 74AHC series latch. However, most latches can be used as long they comply with the main timing parameters
mit 5V versorgten SN74AHC125N bei mehreren Slaves dürfte eigentlich nichts sprechen? Was meint ihr dazu? mfg Barny
SPI-Device an den Eingängen 5V verträgt, dann geht es ohne alles. Wenn nicht, dann nützt da kein '125 etwas. Sondern Spannungsteiler, 74HC4050 bei 3,3V, ... siehe Artikel. Der '4050 verträgt mehr als Vcc an den Eingängen, der 74AHC nicht, andere Logikfamilien wiederum siehe Artikel. MISO: Hier ist
alternativ http://www.ladyada.net/make/usbtinyisp/index.html arbeitet mit Attyny2313 und zusätzlich 74AHC125 tristate buffer nachgeschaltet. Soweit ich die Funktion verstehe wird dieser IC verwendet um die Programmierleitungen nach dem programmieren auf high zu schalten. Aber macht das der Attiny2313
funktionieren. EDIT: Ich habe den USBtinyISP mit dem USBASP verwechselt. Der USBtinyISP hat ja einen 74AHC125 als Eingangsinterface. Versuch: Klappt es denn, wenn der Jumper für OUTPWR entfernt wird? Gruß, Bernd
... Nachtrag: Auch mit dem 74AHC125 könnte es eng werden, denn der Ausgang liefert bei 3 V VCC bestenfalls 3 V, eher etwas weniger. Das Eingangsinterface vom ATmega braucht 0,6*VCC, bei 5V also mindestens 3V um High zu erkennen.
USBtinyISP nachzubauen und suche dafür gerade die Teile zusammen. Dort ist in der Teileliste der Buffer 74AHC125 angegeben: http://www.ladyada.net/make/usbtinyisp/parts.html Bei Reichelt finde ich jedoch nur einen 74HC125. (Also ohne das A.) Ich weiß leider nicht, was der Unterschied zwischen High Speed
USBtinyISP nachzubauen und suche dafür gerade die > Teile zusammen. Dort ist in der Teileliste der Buffer 74AHC125 > angegeben: http://www.ladyada.net/make/usbtinyisp/parts.html > Ich weiß leider nicht, was der Unterschied zwischen High Speed CMOS und > Advanced High-Speed CMOS genau ist. Es wäre toll,
wenn du "europäische" typen, zb bc550 kaufst, kommen die evtl ja auch aus mexiko... wenn du zb 74ahc595 von texas kaufst, isses wohl kaum ein rückgabegrund, wenn da malaysia draufsteht...ausser du hast "ursprungsland" usa definiert...
du "europäische" typen, zb bc550 kaufst, kommen die evtl ja auch > aus mexiko... > > wenn du zb 74ahc595 von texas kaufst, isses wohl kaum ein rückgabegrund, > wenn da malaysia draufsteht...ausser du hast "ursprungsland" usa > definiert... hmmm, das sieht Gerd (englische Nachricht von oben, er
AVRs 100MHz eher eine untere Schrank sind, wenn man z.B. Rechtecksignale aus einem AVR oder z.B. 74AHC qualitativ beurteilen können will. Richtig? Mein Budget liegt irgendwo in der Größenordnung 1.500,- EUR. Was ich gerne hätte, wäre ein Oszi mit großen Speicher um lange Signale zu capturen
Rigol DS1102CD: Übersprechen: ------------- Quelle ist 33MHz Signal aus 74AC00, auf 1V/div, angezeigt 6,3Vpp. Anderer Kanal 20mV/div. Average 128x. Ohne Tastkopf zeigt der offene Kanal +/- ein Bildpunkt ohne Zusammenhang mit dem anderen Kanal. Dazu siehe unten. Mit Tastkopf
( 4.5 a y e e D D o 4.0 o 4.0 a t Fall g g p p r r P 3.5 P 3.5 Rise 3.0 3.0 −40 −25 0 25 50 75 100 125 −40 −25 0 25 50 75 100 125 Temperature ( C) Temperature ( C) PROPAGATION DELAY vs CAPACITIVE LOAD PROPAGATION DELAY vs CAPACITIVE LOAD (VOD = 20mV) (VOD = 50mV) 9 9 8 8 s s ( ( y 7 y 7 l l D D n 6 n
Nee, das ist schon ein SOT23-5. Das IC (74AHC1G125) gibt es in aber in zwei verschieden Gehäusen. Dieses hier steckt halt in dem kleineren SOT353 bzw. SC70. - Michael
Manual SPECIFICATIONS 6.3.3. Display memory read timing EXTΦ0 C t t t W CE W VCE CYR VA0 to VA15 ASC tAHC RCH VR/W tRCS CEA CE3 t tOH2 ACV VD0 to VD7 Ta = –20 to 75°C V DD = 4.5 to 5.5V DD = 2.7 to 4.5V Signal Symbol Parameter Unit Condition min max min max EXT φ0 tC Clock period 100 — 125 — ns tW VCE HIGH-level
Manual SPECIFICATIONS 6.3.3. Display memory read timing EXTΦ0 C t t t W CE W VCE t CYR VA0 to VA15 tASC AHC tRCH VR/W RCS tCEA CE3 t tACV OH2 VD0 to VD7 Ta = –20 to 75°C VDD = 4.5 to 5.5V VDD = 2.7 to 4.5V Signal Symbol Parameter Unit Condition Min. Max. Min. Max. EXT φ0 C Clock period 100 — 125 — ns VCE
Manual SPECIFICATIONS 6.3.3. Display memory read timing EXTΦ0 C t t t W CE W VCE t CYR VA0 to VA15 tASC AHC tRCH VR/W RCS tCEA CE3 t tACV OH2 VD0 to VD7 Ta = –20 to 75°C VDD = 4.5 to 5.5V VDD = 2.7 to 4.5V Signal Symbol Parameter Unit Condition Min. Max. Min. Max. EXT φ0 C Clock period 100 — 125 — ns VCE
= 2.7 to 4.5V Signal Symbol Parameter Unit Condition min max min max EXT φ0 tC Clock period 100 — 125 — ns t VCE HIGH-level pulse- tC– 50 — tC – 50 — ns width VCE VCE LOW-level pulse- CE 2C – 30 — 2tC– 30 — ns width tYW Write cycle time 3tC — 3tC — ns tAHC Address hold time from 2t – 30 — 2tC– 40 —
= 2.7 to 4.5V Signal Symbol Parameter Unit Condition min max min max EXT φ0 tC Clock period 100 — 125 — ns t VCE HIGH-level pulse- tC– 50 — tC – 50 — ns width VCE VCE LOW-level pulse- CE 2C – 30 — 2tC– 30 — ns width tYW Write cycle time 3tC — 3tC — ns tAHC Address hold time from 2t – 30 — 2tC– 40 —
sollen immer im Wechsel ausgelesen werden, ohne dass zu viele NOPs eingefügt werden müssen. Ist dann 74ACT125 am besten? (oder ein 74XX126 er) Zur Wahl stehen AC ACT F Wann wählt man welche Logik-Klasse? HC HCT LS Danke für die Antworten Euer moin PS: Diese Seite habe ich gelesen: http://www.mikrocontroller.net/articles/74xx
sollte die zu messende Schaltung nicht allzusehr belasten. Bei meiner 40MHz Version verwende ich 74AHC245 als Eingangsbuffer. Am Anfang hatte ich eind 10 adriges 30cm Flachbandkabel dran, und hatte extremes übersprechen. Die nächste Version hatte ein 16 poliges Kabel mit je einer Masse zwischen 2
DAC, 1 Spg.regler ggf., 1 Port-IC (USB kann den LA mit versorgen), 4 Quad-Comperatoren oder 2x 74AHC245 oder 3x 74ACT14, 1 Quarzoszillator um bei den aktiven zu bleiben?? Imo hat man mit wenigen BE das Maximum erreicht (PCB ist eine andere Sache). Würdest Du sagen, SMD ist scheisse zu löten
