-
Thread
Gefunden Oder: Material zum Nulltarif
schon mal SEHR gut, falls der Pack mal den Geist aufgibt! https://www.youtube.com/watch?v=KG-NtLr59-I Klaus.
selbst "noch fit fühlt" - aber nicht einfach mit ext. 24V. Aber Dyson wird das sicher optimiert haben, 2021 :) Klaus.
-
Thread
Was kocht ihr so?
damit hier wieder sauber gemacht wird Re: Threat für Fanboys von Al. K. (alterknacker) 12.07.2021 15:20 Percy N. schrieb: > Du bist zwar möglicherweise nicht das größte Dreckstück in diesem Forum, > aber die Richtung stimmt schon mal. Denke einfach mal nach was du schreibst. ..auch ich
PC-Camera und vom Smart TV komplett abgehört und abgefilmt werde: https://youtube.com/shorts/IheLrLsu7zg?si=p0IXPJjGD6STExka Ich habe aber zum Glück auch nichts zu verbergen, dadurch ist diese Horrorvorstellung leichter zu ertragen.
-
Thread
E-Mobilitaet - wie sieht der Antrieb eigentlich technisch aus?
wenn wirklich durch die CO2 Besteuerung die EEG-Umlage gesenkt wird. Bin gespannt wie viel das ab 2021 ausmachen wird. Wetterbedingt ist das Einsparpotential nicht so toll, aber wenn man eine Mischkalkulation über das ganze Jahr macht, kann man mit einem solchen Tarif schon jetzt einiges an Geld sparen
150 km/h, > Durchschnittsgeschwindigkeit 130 km/h) und hat dabei die Reichweite > eines Model 3 LR RWD (also einem der reichweitenstärksten Elektroautos) > fast erreicht, und hat trotz viel höherer Geschwindigkeit fast die > EPA-Reichweite erreicht. Und auf der Landstraße kann man die > EPA-Reichweite
-
Artikel
Audio-DSP mit Spartan 3-FPGA
innerhalb des Koeffizientenspeichers an. Diese Adresse ist nur 8 Bit breit. Die Speicherstelle 0x2021 gibt an, wieviele der 8 Register übertragen werden sollen. Die Speicherstelle 0x2022 löst den Kopiervorgang aus. Hier reicht es, ein Dummy-Byte zu schreiben. Um den Kopiervorgang zu beenden (MUSS GEMACHT
FPGA) 08 BCLK - Bit Clock (von Master Codec) 09 SPI_CLK - SPI Clock (von uC nach FPGA) 10 LRCLK - LR-Clock (von Master Codec) 11 SPI_DO - SPI Data Out (von FPGA nach uC) 12 SDOUT1 - zum D/A Wandler (Codec) 1 13 IF_SEL - Interface Select (GND = RS232; VCC3.3 = SPI) 14 SDIN1 - vom A/D Wandler (Codec)
-
Artikel
STM32
MHz STM32L4+ (2017) ARM Cortex M4F bis 120 MHz STM32L5 (2018) ARM Cortex M33F bis 110 MHz STM32U5 (2021) ARM Cortex M33F bis 160 MHz Mainstream Familie, für allgemeine digitale und gemischt digital/analoge Anwendungen STM32F0 (2013) ARM Cortex M0 bis 48 MHz STM32C0 (2022) ARM Cortex M0+ bis 48 MHz - billig
keine Sprungliste wie bei ARM7. Durch Automatismen zwischen Core und NVIC (auto register save r0..r3, lr, sp, pc) bei Interrupt Entry wird eine deutlich schnellere Ausführungszeit bei Interrupts erreicht. Der Interrupt Code muss sich nicht mehr selbst um die Sicherung der o.g. Register kümmern und eine