-
Bild
TP-Link Router Webinterface Address Reservation Einstellungen
Settings Dynamic DNS Static Routing IPv6 Tunnel USSD SMS Wireless Guest Network 2 esp32-9EB52C 58-BF-25-9E-B5-2C 192.168.1.102 Permanent 3 DESKTOP-D1QMQ4U 1C-69-7A-71-D3-6B 192.168.1.115 22:54:28 4 fritz.box 2C-3A-FD-56-2A-81 192.168.1.117 22:34:14 5 shellyplus1pm-b48a0a20f270 B4-8A-0A-20-F2-70 192.168.1.118 22:48:18 Address Reservation Add Delete C4:5B:BE:5F:D8:D2 192.168.1.105 Default Status Modify 58:BF:25:9E:B5:2C 192.168.1.102 Default 58:BF:25:9D:68:A0 192.168.1.125 Default 5C:CF:7F:94:25:1E 192.168.1.129 Default Condition Pool Add Delete Vendor ID Starting IP Address/Ending IP Address Device Name
in „von glas auf LTE umstellung“ · Haus & Smart Home · · Screenshots
-
PDF
-
Bild
Technische Zeichnungen von Bauteilgehäusen
BF 7 BF 10 BF 13 BF 14 BF 15 BF 19 BF 25 BF 26 BF 30 BF 31 BF 40 BF 41 BF 50 BF 51 BF 54 BF 73 BF 77 BF 78 BF 88 BF 90
in „Quarzdiskriminator zur FM-Demodulation“ · HF, Funk und Felder · · Diagramme
-
Bild
Transistor-Schaltplan einer Verstärkerschaltung
NP Q7 NP R1 1K R2 50K R3 1K R4 5K V- 4 -15 V3 .model NP NPN(BF=125 Cjc=5p Rb=500) .model PN LPNP(BF=25 Cjc=1.5p .tran 10m
in „Spice Simulation LM741 vs UA741“ · Analoge Elektronik und Schaltungstechnik · · Schaltpläne
-
Bild
Transistor-Schaltplan eines 555-Timers
NP Q27 NP J7 Dischr J2 R14 20K 1 GND .model NP NPN(BF=.125 Cje=.5p Cjc=.5p Rb=500) .model PN LPNP(BF=.25 Cje=1.5p Cjc=250) This example schematic is supplied for informational/educational purposes only. .tran 30m
in „LTspice Schaltplan in Fritzing und Eagle importieren“ · Analoge Elektronik und Schaltungstechnik · · Schaltpläne
-
Bild
Transistor-Schaltplan eines 555-Timers
15 Reset 15 Q26 PN Q13 PN Q14 NP .model NP NPN ( Bf=125 .Cje=.5p Cjc=.5p Rb=500 ) .model PN LPNP ( Bf=25 Cje=.3p Cjc=1.5p Rb=250 ) .tran 30m
in „LTspice Schaltplan in Fritzing und Eagle importieren“ · Analoge Elektronik und Schaltungstechnik · · Schaltpläne
-
Datei
main.c
SOUNDBUFFER * 2]; void WaveInit (void) { uint32_t ulPhi, ulPhiInc, x; ulPhi = 0; ulPhiInc = 0x0258bf25; //for (x = 0; x < 12000; x++) { auiBuffer [x] = 0; } for (x = 0; x < SOUNDBUFFER; x++) { ulPhi += ulPhiInc; auiBuffer [x * 2 + 0] = ulPhi >> 16; auiBuffer [x * 2 + 1] = ulPhi >> 16; } } int main(void
in „STM32F4 Discovery Audio DAC CS43L22“ · Mikrocontroller und Digitale Elektronik ·
-
PDF
QEagleBeta.pdf
R16 16 GND 4.7K R17 28 OUT 3.9K .MODEL QN NPN BF=125 TF=1e-9 Cje=.5p Cjc=.5p Rb=500 .MODEL QP PNP BF=25 TF=1e-7 Cje=.3p Cjc=1.5p Rb=250 .MODEL D D Is=1e-12 Cjo=1p Rs=5 .ENDS 555 Seite 37 Entwicklernotizen Danach wird ein Device erzeugt. Hier ein Beispiel ohne Package, nur für die Simulation. Das Prefix
in „QSPICE von Mike Engelhardt“ · Analoge Elektronik und Schaltungstechnik ·
-
Datei
pic30.hexfile.txt
fd 5a 9e c5 a4 10 b2 28 0d a8 e1 dc 63 ac 6d 9c 71 da 5c c2 e0 38 19 c8 93 65 92 b4 5b eb 63 3d b7 bf 25 41 3b 00 30 32 28 6d 8f 53 1f 69 01 03 d8 fc 7a 79 b8 48 46 db 01 cb b1 b3 d0 8b da 70 83 01 2c e9 6e 62 d9 50 9b 58 24 3a 5b 49 e0 49 7d 22 1d 42 53 d0 ed 2d 61 9c d6 f3 63 f9 90 8d 67 dc 35 5e 06
in „Mikrocontroller auslesen“ · Mikrocontroller und Digitale Elektronik ·
-
PDF
EN50067_RDS_Standard.pdf
1 40 - 9F + E0 - FF 50 1 0 0 40 - 6F + E0 - EF 25 1 0 1 70 - 9F + F0 - FF 25 1 1 0 00 - 1F + A0 - BF 25 1 1 1 20 - 3F + C0 - DF 25 M.3.4 Battery saving mode The principle of the battery saving mode described in paragraph M.2.1.3 is based on a time division of 10 intervals per minute during which only
-
Datei
boot.txt
2F29 MOV R18,R25 Copy register +00001C59: 6021 ORI R18,0x01 Logical OR with immediate +00001C5A: BF25 OUT 0x35,R18 Out to I/O location +00001C5B: 6092 ORI R25,0x02 Logical OR with immediate +00001C5C: BF95 OUT 0x35,R25 Out to I/O location +00001C5D: BF8F OUT 0x3F,R24 Out to I/O location +00001C5E: E881
in „ATmega168 Bootloader“ · Mikrocontroller und Digitale Elektronik ·
-
PDF
DELL_VOSTRO_3300__WIstron_Winery13_MB_DIS_.pdf
FDI_FSYNC0 FDI_FSYNC0 [8] R2204 DMI_ZCOMP D F FDI_FSYNC1 DMI_IRCOMP_R FDI_FSYNC1 BH13 FDI_FSYNC1 [8] 2 1 2 BF25 DMI_IRCOMP FDI_LSYNC0 R2214 49D9R2F-GP FDI_LSYNC0 BJ12 FDI_LSYNC0 [8] +3.3V_RUN FDI_LSYNC1 10KR2J-3-GP FDI_LSYNC1 BG14 FDI_LSYNC1 [8] 1 1 PM_CLKRUN# Remove XDP R2205 10KR2J-3-GP 1 pull-up ? 2 R2215
in „Bios programmieren mit Dual Bios Main.Bin und EC.Bin ?“ · Softwareentwicklung ·
-
PDF
Acer_Aspire_5742G_Compal_LA-5893P_Rev0.1_Schematic.pdf
DMI_ZCOMP D F 1 2 PCH_GPIO72 49.9_0402_1% FDI_FSYNC1 BH13 H_FDI_FSYNC1 4 R628 8.2K_0402_5% 1 2 DMI_COMP BF25 DMI_IRCOMP 1 2 EC_SWI# FDI_LSYNC0 BJ12 H_FDI_LSYNC0 4 R198 10K_0402_5% 1 2 PCH_PCIE_WAKE# 09/09/14 WW37 PCH WAKE# PU 10K FDI_LSYNC1 BG14 H_FDI_LSYNC1 4 C R641 10K_0402_5% C 1 @ 2 PM_SLP_LAN# R248 10K
in „Laptop Akkus ausbauen und mit Netzteil betreiben“ · PC Hard- und Software ·
-
PDF
Sony_M610__MBX-176_.pdf
SB_DQ34 M SB_MA2 AW17 M_B_A3 M_A_DQ37 AT11 SA_DQ36 T SA_MA4 BK28 M_A_A5 M_B_DQ36 BC13 SB_DQ35 E SB_MA3 BF25 M_B_A4 M_A_DQ38 BA13 SA_DQ37 SA_MA5 BJ27 M_A_A6 M_B_DQ37 BE12 SB_DQ36 SB_MA4 BE25 M_B_A5 M_A_DQ39 BA11 SA_DQ38 S SA_MA6 BJ25 M_A_A7 M_B_DQ38 BC12 SB_DQ37 T SB_MA5 BA29 M_B_A6 M_A_DQ40 BE10 SA_DQ39 Y
in „Blitzschaden an Sony Vaio Notebook“ · PC Hard- und Software ·
-
Datei
dump2.txt
8D 82 8E 83 8F F0 12 1B 49 c:12E0 FC 74 01 2D F5 58 E4 3E F5 59 8F 5A EC FF 70 03 c:12F0 02 1A 9E BF 25 02 80 03 02 1A 96 7E 00 7D 00 8E c:1300 5C 8E 5D 7A 00 7B 00 8E 5E 7C 00 8E 5F E4 F5 67 c:1310 F5 68 75 60 FF 75 61 FF 85 58 69 85 59 6A 85 5A c:1320 6B 85 69 82 85 6A 83 85 6B F0 12 1B 49 F5 6C A3
in „uC für 0,20€ CH552 / CH554 von WCH Billig Micro mit USB Funktion, Chip vorstellung“ · Mikrocontroller und Digitale Elektronik ·
-
Datei
standard.bjt.txt
Vceo=400 Icrating=1.5 mfg=Fairchild .MODEL FJN13003 NPN IS=2.512E-14 NF=0.977 ISE=2.754E-11 NE=2 BF=25.07 IKF=1.021 VAF=107.5 NR=0.988 ISC=3.631E-14 NC=1.021 BR=2.885 IKR=0.85 VAR=12.27 RB=78.254 IRB=4.862E-06 RBM=0.465 RE=0.03 RC=2.257 XTB=1.236 EG=1.22 XTI=3 CJE=4.12E-10 VJE=0.697 MJE=0.335 CJC=4.96E
in „Hilfe bei LTSpice nötig!“ · Analoge Elektronik und Schaltungstechnik ·