AD9851
MICROPROCESSOR OR MICROCONTROLLER
DATA BUS
8-BIT PARALLEL DATA, OR 1-BIT x 40 SERIAL DATA, RESET, W_CLK AND FQ_UD
IOUT
470pF
100kΩ
200Ω
LOW-PASS FILTER
7TH ORDER ELLIPTICAL
70MHz LOW PASS
200Ω IMPEDANCE
0 TO 1V P-P SINE WAVE
IOUTB
AD9851
CMOS OUTPUTS
180MHz OR 30MHz REFERENCE CLOCK
RSET
3.9kΩ
QOUT
QOUTB
Figure 2. Basic Clock Generator Configuration
COMPARATOR OUTPUT CHARACTERISTICS
Logic 1 Voltage 5 V Supply
25°C
VI
4.8
V
Logic 1
Netzwerktester 100KHz bis 70MHz (85MHz) - Funktionsbeschreibung Herz des NWT7 ist ein DDS Baustein AD9851 von Analog Devices, der ein Sinussignal erzeugen kann. Aus dem 32 MHz Quarzoszillator wird ein interner 192 MHz Takt erzeugt, aus dem dann die Ausgangsfrequenz entsteht. Welche Frequenz der DDS Baustein
Netzwerktester 100KHz bis 70MHz (85MHz) - Funktionsbeschreibung Herz des NWT7 ist ein DDS Baustein AD9851 von Analog Devices, der ein Sinussignal erzeugen kann. Aus dem 32 MHz Quarzoszillator wird ein interner 192 MHz Takt erzeugt, aus dem dann die Ausgangsfrequenz entsteht. Welche Frequenz der DDS Baustein
. im Sendebetrieb zu entsprechenden Nebenaussendungen. Im folgenden wird ein DDS mit dem bekannten AD9851 von Analog Devices betrachtet. Im Bild 3 wird in der oberen Hälfte das Spektrum des 28,000 MHz Signals dargestellt, das dann durch den Faktor 4 geteilt wird, um die um 90° verschobenen Signale zur
/********************************************************************* ** Device: AD9850/9851 ** ** File: EF_AD9850.cpp ** ** ** ** Created by ElecFreaks Robi.W /28 Oct 2011 ** ** ** ** Description: ** ** This file is a sample code for your reference.About AD9850/9851 ** ** module use
BIT x 40 SERIAL DATA, RESET, W_CLK AND FQ_UD IOUT 470pF 100kΩ 200Ω LOW-PASS FILTER IOUTB 100Ω 200Ω AD9851 CMOS OUTPUTS QOUT QOUTB RSET 3.9kΩ 180MHZ OR 30MHZ REFERENCE CLOCK VOLTAGE HERE = CENTER POINT OF SINE WAVE (0.5V TYPICALLY) USING PASSIVE AVERAGING CIRCUIT 0 TO 1V p-p SINE WAVE Figure 2. Basic Clock Generator Configuration REFERENCE CLOCK PHASE COMPARATOR LOOP FILTER VCO RF FREQUENCY OUT FILTER AD9851 DDS REF CLK IN PROGRAMMABLE DIVIDE-BY-N FUNCTION (WHERE N = 2^32/TUNING WORD) Figure 5. Digitally Programmable Divide-by-N Function in PLL
TelemITelemITelemITelemI SeriaSl eriaSl erial SerI SerI SerI 13 20 Serial 1 2 SerI <nc> PD4 Gnd GND GND GND AD9851 14 19 470 <nc> PD5 AVdd VddDigitaVlddDigitaVddDigitall VddDigiVtadltDigiVddDigital t o VddAnalog o VddAnalogVddAnalog 15 18 VddDigital D D n n VddAnalog <nc> PD6 PD7 Tast Tast Tast Tast V F V F d
0V in blocking capacitor to pin 19 on the 28-pin the first instance. • You may simply substitute an AD9851 Top (component side) view PCB track and drilling template on the DDS Assembly in lieu of an AD9850 under all circumstances ie it is completely L1 L4 C R1, R2, L2, L4, D1 hardware and software compatible
through even addresses only. ● Manage page mode SRAM or FLASH. ● Manage burst mode PseudoSRAM. ● Manage AD-Mux and AD-Mux burst mode PseudoSRAM. ● 1 Control Register Enable (M_CRE) Output pin in same power domain than other memory IO for PseudoSRAM register control. ● FIFO interface for address/data path
sparse all’interno dell’elaboratore. Verificare ciò scuotendo l’elaboratore e prestando attenzione ad eventuali rumori; eventuali parti o pezzetti metallici possono provocare cortocircuiti pericolosi. Antes de encender el sistema despues de sustituir una FRU, compruebe que todos los tornillos, muelles
Bild
Bild
