Gast
#1119681
Hi ich frag mich grad ob ich doof bin oder ob Altera so beschissen dokumentiert. (528 seiten "Handbuch" in den noch nicht mal die Pinouts drinsind ist irgendwie arm) Kann mir bitte jemand sagen mit welcher Spannung ich den Clock input fuettern muss? Clk0 die anderen sind auf GND genagelt. Plan ist also einen single ended clock input zunehmen anstatt einem differential (ich ging mal davon aus das das geht?). 2.5 (wie die PLL) oder 3.3V (bei mir die I/0 spannung). Man kann ja gegen Xilinx und ISE EDK und konsorten wettern wie man will aber Xilinx hat definitiv die bessere device documentation. Dafuer hat Altera halt Quartus II was mal quick & easy anzuwenden ist ohne sich lang einarbeiten zu muessen. Genug gemotzt.... irgendjemand ne Loesung fuer mein Problem? Gruese Tobi