AVR asynch Timer, Sleep

OP (Firma: H&T) #1465663
Hallo,

habe einen ATmega 644 bei dem ich den Timer2 asychnron mit einem 32kHz 
Quarz betreibe. Alles so konfiguriert, dass nach 500 ms der overflow 
interrupt ausgelöst wird.

In der Zwischenzeit wird der power safe modus aktiviert.

Nur hab ich das Problem, dass scheinbar der overflow im Falle von power 
safe 2 mal ausgelöst wird.
Im idle läufts richtig.
Auch ein kurzes wait von 5 us for dem sleep statement hilft, aber das 
kann's ja nicht sein.

Vielleicht kann mir jemand helfen.

Danke,
gerard
Es muß vor dem Sleep mindestens eine Periode des 32kHz Taktes erfolgen, 
um das gelöschte Interruptflag zu übernehmen.
Das kann z.B. so geschehen:
1
  TCCR2B = TCCR2B;                      // dummy write
2
  while( ASSR & 1<<TCR2BUB );           // wait until dummy write done


Peter

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 17 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.