Hallo, Gemäss Beitrag "Spartan 6 Eval Board SP601: Programm über JTAG persistent auf Board laden?" habe ich nun das Board mit dem 27MHz USER_CLOCK zum Laufen gebracht. Das Tastensignal wird brav auf die LED ausgegeben... Nun will ich es mit dem 200MHz Differential Clock versuchen. Sehe ich das richtig, dass - dieser über einen IBUFGDS (Primitive: Differential Signaling Dedicated Input Clock Buffer and Optional Delay) in mein Design geführt werden muss? - das Ausgangssignal dieses IBUFGDS im FPGA auf ein Global Clock Net gelegt wird? - der IBUFGDS nicht beschrieben werden kann (Inference), sondern direkt als component verwendet werden muss (Instantiation)? Im "Spartan-6 Library Guide for HDL Designs" steht da was, dass nur "Instantiation" möglich ist. Hab ich das soweit richtig verstanden? Gruss, Martin
Ja, alles richtig verstanden. Entweder an einen IBUFGDS oder direkt an DCM/PLL mit differenziellem Eingang.
Christian R. schrieb: > Entweder an einen IBUFGDS oder direkt an > DCM/PLL mit differenziellem Eingang. Geht auch direkt an beides? An IBUFGDS und parallel dazu an DCM/PLL?
Nein. Kannst aber den DCM auf "intern" stellen und hinter den IBUFGDS bauen. Ist aber suboptimal.
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.