Hier was für extrem FPGA Freaks

OP Persönliche Seite #1912560
Lesenswert?

http://www.youtube.com/watch?v=hpZFiR8kM2g
Hier muss der FPGA Freak Designer das Bitfile auch noch auf die
FAB Masken# anpassen.
CRC über Firmware + Bit-CRC + Copiler-SWITCH CRC
= SUM CRC
 Booting...@@@@@.. Run.
JTAG Check reicht da nicht.

Gruss Holger.
OP Persönliche Seite #1912662
Lesenswert?

Das Forum ist für mich ein Denkanstoss-Pool.
mit Domino-Effekt...
Ich mache Software-Analysen, von Embedded C Apps.
Soll da die Sicherheits-Kritischen-ÍRQ Bereiche finden.usw...
Und die Doku dazu machen. Bilder ect.
Das soll da auch noch als Hardware-Analyse mit rein.
@Leo ... (-headtrick-)
Ich poste ungerne Video, aber wenn das ok ist.
Ich will mich da was Vorbereiten ..was man "alles" noch beachten muss,
selbst solche Aspekte sollen damit einfliessen.

Für mein Konzept-Entwurf.

Fragen und Infos.
Fazit:
http://www.latticesemi.com/corporate/events/programmablelogiccampusda.cfm

Gruss Holger.
OP Persönliche Seite #1912685
Lesenswert?

Infos:
http://www.latticesemi.com/eventRegistration/ProgLogicCampusDayRegAbstract.pdf
Clock Domain Crossing (CDC) Probleme sind
heimtückische FPGA Killer. In dieser Präsentation erhalten Sie
wichtige Einsichten wie gefährlich diese sehr schwer zu
identifizierenden Probleme sein können. Experten von Atrenta,
dem führenden Hersteller von „Early Design Closure ®“

Gruss Holger.

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren