Compilieren Quartus

Moderator (Firma: Titel) Persönliche Seite #1948068
Lesenswert?

Neira schrieb:
> kann man nicht nur analyse/synthese machen und dann auf dem FPGA laden?
Du solltest dir mal die Toolchain komplett ansehen:
Synthesize: macht aus der VHDL-Beschreibung einen "Schaltplan".
Translate: übersetzt die Komponenten dieses Plans in Komponenten, die 
auf dem FPGA vorhanden sind (LUTs & FFs).
Place&Route: platziert die Komponenten auf dem FPGA und verdrahtet sie.
Und danach muß noch das Bitfile erzeugt werden.

Und wenn du ganz vorne was änderst, dann müssen logischerweise alle 
folgenden Schritte ausgeführt werden.
Gast #1948094
Lesenswert?

Deswegen simuliert man in der Regel erst mit Modelsim etc. Wenn das 
funktioniert, klickt man auf Compile, geht nen Kaffee trinken und schon 
funktionierts :-)
Naja, nicht immer, aber man erspart sich viel Ärger wenn man erst 
sicherstellt dass die logik tut und das ganze dann erst auf die Hardware 
packt.
Gast #1951626
Lesenswert?

Ein Gast schrieb:
> Deswegen simuliert man in der Regel erst mit Modelsim etc.

Ich habe ganze letzte Woche verlohren bis ich einen kleinen Fehler in 
meinem Design gefunden habe. Ich habe versucht z.B. mit ChipScope mein 
Problem zu finden. Ich habe keine Simulation durchgefüht weil ich sicher 
war das alles richtig ist. Vorgestern habe ich meinen Design mit 
ActiveHDL simuliert und direkt Fehler gefunden. Ich habe vergessen 
Datenbus von SRAM  beim Reset auf "Z"-Zustang zu setzen. Deswegen wurde 
erste Byte im SRAM nicht (oder falsch) gelesen und CPU hat falsche Daten 
bekommen. So viel Zeit verlohren, ABER, so einen Fehler mache ich nicht 
mehr. Ich kann auch nur empfehlen: erst simulieren!

MfG aus Westerwald

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren