Freuquenz teilen

ja, die Berechnung habe ich genauso. Aber wie kann ich das in vhdl 
programmieren? Kann man das in einer schleife realisieren? wenn ja, kann 
ich die einzelnen Teiler weglassen und nur 50MHz/5208 rechnen?

War das die Frage?

@  Ali Alile (rifay)

>ja, die Berechnung habe ich genauso. Aber wie kann ich das in vhdl
>programmieren?

Mit einem Zähler.

>Kann man das in einer schleife realisieren?

Gar nicht. Das ist VHDL, kein C.

>wenn ja, kann ich die einzelnen Teiler weglassen und nur 50MHz/5208 >rechnen?

Rechnen nicht, aber zählen.

1

process(clk)

2

begin

3

  if rising_edge(clk) then

4

    cnt <= cnt +1;

5

    clk_9k6 <= '0';

6

    if cnt = 5207 then

7

      cnt <= 0;

8

      clk_9k6 <= '1';

9

    end if;

10

  end if;

11

end process;

Siehe auch Taktung FPGA/CPLD.

MfG
Falk

@ Falk:

danke, sieht meinen wünschen entsprechend aus. Nur, wie kann ich mir das 
vorstellen, wandelt der mir die 50MHz kontinuierlich auf 9600(clk_9k6) 
um?

gruß

Ali Alile schrieb:
> Nur, wie kann ich mir das
> vorstellen,

Da gibt es eine Lampe die blinkt vor sich hin.
Und es gibt einen Typen auf einem Berg, der die Lampe beobachtet. Er 
befolgt buchstabengetreu seine Vorgaben:

Jedesmal, wenn die Lampe von aus auf ein umschaltet (rising_edge)
zählt der in Gedanken zu einer Zahl die er sich merkt 1 dazu (cnt <= cnt 
+1). Ist er damit fertig, dann überprüft er noch schnell ob er zufällig 
schon bis 5207 gezählt hat.
Wenn er drauf kommt, dass er das hat, dann hält er eine Fahne in die 
Höhe und fängt wieder bei 0 zu zählen an (und senkt dann auch gleich 
wieder die Fahne).

Wenn nun die Lampe 50 Millionen mal in der Sekunde aufblitzt, und man 
den Typen vom Tal aus beobachtet, wie oft in der Sekunde hebt er dann 
die Fahne?

So kannst du dir das vorstellen.