Xilinx ISE Schaltplan -> VHDL exportieren

Nicht wirklich. Bei der Synthese oder für die Simulation erzeugt ISE 
zwar ein VHDL aus dem Schaltplan, aber das ist nur Spaghetti Code und 
instanziiert alles mögliche aus der unisim Bibliothek. Wenn LabView 
damit umgeh kann, kannst du es probieren. Die Dateien heißen so wie das 
Schematic mit der Endung vhf dann.

Dieter schrieb:
> gibt es eine Möglichkeit eine mit Xilinx ISE 12.4 erstellte Schaltung
> (Schematic und VHDL) so zu exportieren ( VHDL oder Verilog) das sie mit
> Labview FPGA importiert werden kann.

Schon gelesen:
http://zone.ni.com/devzone/cda/tut/p/id/7444
?

Grüße,
Anguel