Gast
#2071485
Hallo ich bin neu im Umgang mit PSPICE. ich bin gerade dabei einen art Sperrewandler aufzubauen. Meinen Takt generiere ich in einem CPLD. Ich dachte so an eine Taktfrequenz von ca 100Mhz. Die Schaltung hat auf der Primärseite 24V. Auf der Sekundärseite soll 12V Gleichspannung rauskommen. Als Last sollen <20 mA fließen. Ich habe später mehrere Platinen auf denen ich galvanisch getrennte voneinander 12V benötige. Auf der ersten Steuerplatine habe ich den CPLD und die 24V. Auf den weiteren Platinen, drei an der zahl, sitzen dann jeweils der Transformator, Gleichrichter und Last. Die Übetragung erfolgt über Flachbandkabel, daher wollte ich ein symmetrischen Signal erzeugen. Dies wollte ich mit C2 erreichen (Gleichspannunganteil sperren). L1 und L2 habe ich als Leitungsinduktivität für das Flachbandkabel eingebaut. Nur leider kommt bei der simulation überhaupt nicht raus was ich erwarte. Ich hoffe mir kann jemand helfen Danke schon im vorraus an alle grüße Timo
