Polygon bis zum Rand

@  Eaglebastel (Gast)

>Ich habe an der Platinenkante (Dimension) ein Polygon gezeichnet.
>Dieses wird aber nicht bis zum Rand ausgefüllt.

Logisch, ist im DRC so eingestellt.

>Was kann man dagegen tun?

DRC -> Abstände Dimensions/Copper.

>Oder ist mein Wunsch, das die Platine bis zum Rand gefüllt sein soll,
>unnsinnig?

Jain. Man soll/muss etwas frei lassen, damit beim Fräsen keine Fransen 
im Kupfer entstehen. Je nach Hersteller 0,5-2mm.

MFG
Falk

Eaglebastel schrieb:
> gibt es dann die Möglichkeit, am Rand die Massen von
> Ober- und Unter-seite zu verbinden?

Ja, mit einer Reihe Vias.  Nicht direkt am Rand, sondern kurz davor.

> Ist das überhaupt sinnvoll?

Durchaus, vor allem im UHF-Bereich.

Eaglebastel schrieb:
> gibt es dann die Möglichkeit, am Rand die Massen von
> Ober- und Unter-seite zu verbinden?
Du könntest durchkontaktierte Langlöcher definieren. Dann ist an nur an 
den "Bruchstegen" die Randkontaktierung unterbrochen.

> Ist das überhaupt sinnvoll?
In der Regel: Nein.

Jörg Wunsch schrieb:
> Eaglebastel schrieb:
>> gibt es dann die Möglichkeit, am Rand die Massen von
>> Ober- und Unter-seite zu verbinden?
>
> Ja, mit einer Reihe Vias.  Nicht direkt am Rand, sondern kurz davor.

Es geht auch direkt am Rand; einigen Leiterplattenhersteller bietet auch 
optional entsprechende Technologien an.

Jedoch sind solche Sonderausführungen schon ziemlich speziell. Man setzt 
sie nicht ein, um nur ein paar Durchkontaktierungen zu sparen, sondern 
zum einen zur Verbesserung der HF-Eigenschaften und zum anderen zur 
Erhöhung des Wärmetransports über die Leiterplattenkante.

Sicherlich sollte man solch eine Randmetallisierung auch nicht für 
besonders hohe Ströme einsetzen.

Die Unterschiede hinsichtlich der EMV zwischen einem Standard-Multilayer 
und einem solchen mit Randmetallisierung wurden sehr gut in der 
Dokumentation "Leiterplatte 2010" des Vogel-Verlages erläutert.