ATmega8 ADC nur 8 bit verwenden und > 200 kHz ADC clock

Floh schrieb:
> Rudi D. schrieb:
>> Was verstehe ich nicht richtig? oder wo steht das genauer?
> die 13 cycles beziehen sich ja auf die ADC-Clock.
> ADC-Clock rauf -> schnellere Wandlung.
> :-)

Ist ja mit 200 kHz begrenzt.

spess53 schrieb:
> Hi
>
>>Anderseits wird erst nach 13 cycles das ADIF bit gesetzt, d.h. alle 13
>>cycles werden für die Conversion gebraucht (und nicht 11, was für 8 bit
>>reichen sollte).
>
> Es wird doch immer noch eine 10-Bit Wandlung durchgeführt. Warum sollte
> es weniger Takte brauchen?
>
> MfG Spess

Wenn ich nur 8 bit brauche, steht eben ungenau in der DOC

Der ADC des Mega8 kann bis 1Mhz getaktet werden, um noch 8 brauchbare 
Bits (die oberen!) zu erhalten.

Knut Ballhause schrieb:
> Der ADC des Mega8 kann bis 1Mhz getaktet werden, um noch 8 brauchbare
> Bits (die oberen!) zu erhalten.

Danke, das ist eine gute Nachricht.
Ist das eine Erfahrung, oder ist das von Atmel irgendwo angegeben?

Will eine Audio DSP Anwendung beginnen.

Danke Rudi

Floh schrieb:
> Rudi D. schrieb:
>> In der DOC vom mega8 ist angegeben, dass man, bei nur 8 bit Auflösung,
>> auch mit mehr als 200 Khz ADCclock arbeiten kann.
>
> Rudi D. schrieb:
>> Ist ja mit 200 kHz begrenzt.
>
> Eine dieser beiden Aussagen von dir stimmt nicht.

Das weiss ich ja, so stehts in der DOC.
Drum frag ich ja im Forum.
Die Antwort ist ein Beitrag weiter im Thread.

spess53 schrieb:
> Hi
>
>>Will eine Audio DSP Anwendung beginnen.
>
> Schon mal den Rechenaufwand kalkuliert?
>
> MfG Spess
Es soll ein ein SSB 90° Prozessor werden. Ich habe nach jeder ADC 
Wandlung Zeit für die Rechnungen in Fixkomma.

Un+1 = 2Ui.x  +Un(1-x) x sind Konstanten mit der Grenzfrequenz der 
einzelnen Allpässe und der Abtastrate.
Da 1-x auch neg. werden kann muss ich neben mul auch muls und mulsu in 
16 bit verwenden. x wird mit dem 4096x Wert, wegen Genauigkeit 
verwendet.
Plane alles in Assembler, da bin ich zu Hause und am schnellsten.

Bin schon gespannt, ob es sich zwischen den Samples ausgehen wird alle 
Rechungen durchzubringen. Zuerst plane ich 10 bit ADC Werte, falls zu 
wenig Zeit schaue ich dann ob es sich mit 8 bit ausgeht.
Werde den ADC jedenfalls mit 300(22.5 ksps) - 500k(37.5 ksps) takten.
Jedenfalls ohne HW Multiplizierer geht nix! Werde nebenbei den DAC mit 
R2R realisieren, vielleicht PWM als DAC. Brauche aber auch einen DAC 
Buffer , da zwei Ausgänge erforderlich sind.
Wird wohl länger dauern.
LG Rudi