Hi Für eine Projektaufgabe in der Uni ist eine Ampelsteuerung zu entwickeln. Vom Prinzip her lässt sich das ganze mit Zustandsautomaten relativ simpel aufbauen. Nur hänge ich gerade an zwei Kriterien der Aufgabenstellung fest. Zum einen sind die Leutzeiten unterschiedlich, z.B. Grünphase der Hauptstraße 8 Sekunden, bei der Nebenstraße nur 5, etc. Hier habe ich mir überlegt, dass man einen Ringzähler modellieren könnte, der die den Zeiten entsprechenden Zählerstände, eben in unsymmetrischen Abständen, abfragt und entsprechend Zustandsänderungen auslöst. Ähnlich dem input compare Prinzip. Könnte man das so realisieren, oder wäre das eher umständlich und es gibt einfachere Lösungen? Ich fand die Implementierung von mehreren Zählern vielleicht nicht ganz so vorteilhaft. Der nächst Punkt ist, wie ich mit Grünanforderungen umgehen soll, wenn mindestzeiten für Grünphasen eingehalten werden sollen. Z.B. soll die Grünphase auf der Hauptstraße mindestens 8 Sekunden lang, auch wenn ein Fußgänger eine Grünanforderung ausgelöst hat. Würde man diese Speicherung über mehrere Takte hinweg am besten mit JK-Flipflops realisieren? Keine Sorge, ich möchte hier keine Musterlösungen haben ;-) Ein paar Gedankenanstöße wären aber ganz nett, denn noch sehe ich die Aufgabe nicht abstrackt genug. Schöne Grüße
André M. schrieb: > Für eine Projektaufgabe in der Uni ist eine Ampelsteuerung zu > entwickeln. Was ist die Zielplattform? Wenn du im FPGA-Forum bist, dann könnte das ein CPLD, FPGA sein... Wie wird das Ding programmiert? VHDL, Schaltplaneingabe? > Ringzähler modellieren > JK-Flipflops > input compare Du machst dir unnötig viel Sorgen um nichtige Details... > Ich fand die Implementierung von mehreren Zählern vielleicht > nicht ganz so vorteilhaft. Solange die Zähler ins FPGA passen sollte das nicht dein Problem sein... > denn noch sehe ich die Aufgabe nicht abstrackt genug. Nein, du stehst mitten im Wald und siehst den vor lauter Bäumen nicht... Ein kleines Detail: > Würde man diese Speicherung über mehrere Takte hinweg am > besten mit JK-Flipflops realisieren? Nein, externe Signale (Taster und wasweißichauchimmer) werden erst mal einsynchronisiert und dann in D-FFs gespeichert. Denn nur solche gibt es (zumindest für Anfänger) auf einem FPGA.
Lothar Miller schrieb: > André M. schrieb: >> Für eine Projektaufgabe in der Uni ist eine Ampelsteuerung zu >> entwickeln. > Was ist die Zielplattform? > Wenn du im FPGA-Forum bist, dann könnte das ein CPLD, FPGA sein... > Wie wird das Ding programmiert? VHDL, Schaltplaneingabe? Im Labor stehen sowohl Spartan 3 als auch Virtex 5 zur Verfügung. Zu Hause ist es ein Spartan 3 (Nexys 2). Das ganze sll in VHDL entwickelt werden. Lothar Miller schrieb: >> Ringzähler modellieren >> JK-Flipflops >> input compare > Du machst dir unnötig viel Sorgen um nichtige Details... Lothar Miller schrieb: >> denn noch sehe ich die Aufgabe nicht abstrackt genug. > Nein, du stehst mitten im Wald und siehst den vor lauter Bäumen nicht... So schauts aus. Wir werden die Aufgabe zwar noch in der Vorlesung besprechen, dennoch mache ich mir schon seit einigen Tagen Gedanken, wie ich an die Aufgabe herangehen kann/sollte.
André M. schrieb: > dennoch mache ich mir schon seit einigen Tagen Gedanken, wie > ich an die Aufgabe herangehen kann/sollte. Mach mal erst ein Lauflicht... ;-) Wenn du das kapiert hast, dann sind dir zeitliche Abläufe schon nicht mehr so fremd: http://www.lothar-miller.de/s9y/archives/61-Lauflicht.html
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.