FPGA IP-Core für Xilinx XPS, vhdl und verilog mischen

Frank B. Gast #2180965
Lesenswert?
• ▲
▼ 
Hallo,

ich möchte für Xilinx Platform Studio (XPS) einen IP-Core mit ISE den 
CAN von opencores.com implementieren. So dass ich diesen an einem 
Microblaze verwenden kann.

Dazu lasse ich mir aus einem Template einen PLB-Slave IP Core generieren 
(in VHDL) und binde das Verilog-Modul von opencores ein.
Ich benutze dabei das von ISE angebotene "Instantiation Template" mit 
der component Deklaration.

Synthese funktioniert soweit.

Beim Translate bekomme ich jedoch:

ERROR:NgdBuild:604 - logical block 'USER_LOGIC_I/can_inst' with type 
'can_top' could not be resolved. A pin name misspelling can cause this, 
a missing edif or ngc file, case mismatch between the block name and the 
edif or ngc file name, or the misspelling of a type name. Symbol 
'can_top' is not supported in target 'spartan6'.

Ich hab jetzt schon eine ganze Weile rumprobiert und steh aber auf dem 
Schlauch.

Gruß Frank
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Frank B. Gast #2181845
Lesenswert?
• ▲
▼ 
Die Dateien sind hinzugefügt und werden auch im Design Baum angezeigt.
Die generierten Dateien liegen in
../../hdl/vhdl
daher habe ich für verilog die Dateien in das neue Verzeichnis
../../hdl/verilog
abgelegt und das Verzeichnis als Verilog include pfad in den Synthese 
Einstellungen eingetragen.

ISE neustart, löschen von temporären Dateien, ... kein Erfolg.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren