Gast
#2238358
Hallo, ich benötige für ein Projekt einen VGA Controller mit einer Auflösung von 800x600 im sichtbaren Bereich. Dazu habe ich die VHDL Datei im Anhang gefunden. Mit Xilinx ISE Schematic Editor und ISim komme ich mittlerweile soweit klar, habe mit VHDL aber keine Erfahrung. CPLD soll ein XC95144XL werden. Mein Problem liegt nun in der effizienten Anbindung eines SRAMs. Theoretisch werden 480k Adressen benötigt also käme ein SRAM mit 512k Adressen in Frage. Die Auflösung soll 16Bit betragen. Der VGA Controller hat nun 2 Zähler: Hcount 11Bit - 1. sichtbare Pixel Adresse = 0d0000 - bis 0d1056 (ende Backporch) Vcount 11Bit - 1. Zeile Adresse = 0d0000 - bis 0d0605 (ende Vsync) Ich könnte nun beide Busse nebeneinander zum SRAM führen, hätte aber dann eine Breite von 21Bit. Ein SRAM mit 32Mbit ist aber um einiges teurer als ein 8Mbit. Wie kann ich das Problem lösen? Adressbus = (Hcount<800)*((Vcount<600)+1)? Viele Grüße Manuel
