Hallo
Wenn ich mein Prijekt durch die Syntehese jage kommt diese
Fehlermeldung:
Info: Found 1 instances of uninferred RAM logic
Info: RAM logic "OSD:inst5|Word" is uninferred due to asynchronous
read logic
Warning: Width of data items in "Testbild.ram0_OSD_149ef.hdl.mif" is
greater than the memory width. Truncating data items to fit in memory.
Critical Warning: Memory depth (512) in the design file differs from
memory depth (16) in the Memory Initialization File
"Testbild.ram0_OSD_149ef.hdl.mif" -- setting initial value for remaining
addresses to 0
Das passiert aber nur wenn ich statt
1 | Val1 := Sub_Matrix(Top_Matrix(0)(tb_x))(sm_y)(sm_x);
|
dass hier mache
1 | Val1 := Sub_Matrix(Top_Matrix(tm_y)(tm_x))(sm_y)(sm_x);
|
Auf einem Cyclon III klappt das letztere ohne Probleme...aber auf dem,
Stratix III gehts nicht.
