Moin, für alle die diese folgende Warning schon einmal von Ihrem Synthese-Tool (Synplify Pro in meinem Fall) bekommen haben.
1 | @W: MT420 |Found inferred clock top|Clock with period 5.00ns. A user-defined clock should be declared on object "p:Clock" |
Nach vielem googlen habe ich folgende Quelle gefunden - der Google-Translater macht den Rest. http://www36.atwiki.jp/aroe/pages/30.html Das Problem tritt immer dann auf, wenn man ein das Synthesewerkzeug die Geschwindigkeit des Taktes nicht kennt. Um das Problem zu lösen bietet Lattice Diamond direkten Zugriff auf Symplify Pro in Symplify kann man das die User-Defined Clock contrainen und diese Konfiguration abspeichern. Das Constrain-File (.sdc) kann man dann in Lattice Diamond einbinden. Das geht wie folgt: - Synplify starten (toolbar oben rechts) - Synplify einmal compilieren lassen (run) - New Scope File (.sdc) - Scope File constrainen und abspeichern - In Lattice-Diamond den Strategy-File öffnen und bei "Input SDC Constraint File (.sdc) die erstellte Datei hinzufügen Das wars schon :) Ich hoffe das hilft dem einen oder anderen. Gruß Steffen