Clock bei CPLDs und FPGAs - Pierce Schaltung

stefan Gast #2275064
Lesenswert?
• ▲
▼ 
Hallo,

Ich bin auf dem Gebiet der FPGAs und CPLDs ein ziemlicher neuling. 
Bisher habe ich eigentlich nur mit fertigen dev-Boards gearbeitet und 
mir um die Beschaltung keine Sorgen gemacht.

Vor Kurzem habe ich ein Paar CPLDs der xilinx XC9536XL Familie besorgt 
und schon erfolgreich einige kleine asynchrone Designs damit erstellt. 
Jetzt allerdings benötige ich ein synchrones Design. Das Clock-Signal 
wird bei der Synthese dann auf ein Pin gelegt. Da ich momentan keine 
Oszillatoren zur Hand habe dachte ich an eine Pierce-Schaltung die in 
ihrer minimalen Version mit einem Schmitt-Trigger auskommt.

Da ich die Außenbeschaltung gerne auf ein Minimum halten möchte und noch 
Pins zur verfügung habe, dachte ich, dass ich den auch weglassen kann 
und dachte dabei an meinen angehängten Schaltplan. Wobei:

1
gck2 <= not(gck1);


Wird das überhaupt funktionieren? Ist das eine gute Idee oder sollte ich 
lieber doch einen Oszillator kaufen?

MFG Stefan
Angehängte Dateien:
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Falk B. #2275152
Lesenswert?
• ▲
▼ 
@  stefan (Gast)

>und schon erfolgreich einige kleine asynchrone Designs damit erstellt.

Asynchron ist Böse, böse. Oder meinst du kombinatorisch?

>Oszillatoren zur Hand habe dachte ich an eine Pierce-Schaltung die in
>ihrer minimalen Version mit einem Schmitt-Trigger auskommt.

Nö. Vergiss es.

>Wird das überhaupt funktionieren?

Nicht wirklich stabil. Das Thema wurde schon vor Ewigkeiten durchgekaut. 
Ergebnis. Ein Pierceoszillator mag keine harten Gatter, er braucht ein 
weiches Gatter, welches als analoger Verstärker arbeitet. Deshalb nimmt 
man für sowas ein ungepuffertes Gatter z.B. 74HC_U_04.

>lieber doch einen Oszillator kaufen?

tu das.

MfG
Falk
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Matthias Gast #2275483
Lesenswert?
• ▲
▼ 
Asynchrones Design mag nur im akademischen Umfeld eine Rolle spielen (wo 
ich mir mal einige Vorlesungen dazu angehört habe), aber da gibt es 
schon struturierte Designansätze, Abstraktionen usw. Aber es ist 1. fast 
alles im Digitaldesign auf synchronem Design gegründet und 2. ist ein 
FPGA nicht der richtige Baustein für so was.

Also: Asynchron = Spielerei und derzeit nicht praxistauglich aber nicht 
per se böse.

lg
Matthias
Antwort Zitieren Bearbeiten Löschen Beitrag melden
stefan Gast #2275542
Lesenswert?
• ▲
▼ 
Falk Brunner schrieb:

> Asynchron ist Böse, böse. Oder meinst du kombinatorisch?
Ich meinte "kombinatorisch" unser Tutor hat es immer "asynchron" 
genannt, das habe ich wohl übernommen...

> Nicht wirklich stabil. Das Thema wurde schon vor Ewigkeiten durchgekaut.
> Ergebnis. Ein Pierceoszillator mag keine harten Gatter, er braucht ein
> weiches Gatter, welches als analoger Verstärker arbeitet. Deshalb nimmt
> man für sowas ein ungepuffertes Gatter z.B. 74HC_U_04.

Kannst du mich da vielleicht auf den Thread verweisen? Danke für die 
Info.

MFG Stefan
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Matthias Gast #2275544
Lesenswert?
• ▲
▼ 
Ich dachte da schon an asynchrones Verschalten von Designblöcken mittels 
Handshaking, zb mit Muller C-Gate. Sowas tritt im ASIC-Bereich 
nennenswert in Erscheinung? Der Prof damals erzählte von einem 
Semi-Custom Design, dass sie von der Uni machten und dass das Fehlen von 
asynchronen Schaltungselementen wie zb dem C-Gate eine Hürde war.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren