Webpack 13.2 oder besser ein altes 9.2 ?

Wenn du eh nur ein altes CPLD bearbeiten willst, kannst du auch noch 
weiter zurück gehen. Welches CPLD genau is es denn? Vielleicht reicht 
auch die 7.1 oder noch was älteres (kleineres). XSVF erstellen geht 
schon ewig.

Eigentlich sind alle ISE Versionen total buggy. Nur halt jedes mal an 
einer anderen Stelle.
Einigermaßen stabil ging auch die 9.2.4i, aber richtig sinnvoll wurde es 
erst mit der Einführung der XML-Projekt-Files, also ab 11. Nur sind die 
eben dann ziemlich riesig.

Nun, die älteren Versionen installieren möglicherweise unter einer 
aktuellen Windows Version nicht mehr korrekt, das wäre zu versuchen.
Für ein CPLD muss es sicher nicht die letzte Version sein, so ab Version 
10-11 dürfte sich da nichts mehr getan haben.
Eine zu alte Version hat aber den Nachteil, dass gewisse nützliche 
Features, wie z.B. das korrekte Initialisieren von Signalen, von der 
Synthese nicht unterstützt werden.
Du sollltest heutzutage aber wirklich auch überlegen, ob es wirklich ein 
CPLD sein soll, ein kleines FPGA kostet nicht mehr und bietet 1000 
Möglichkeiten mehr,

Stawito schrieb:
> @Klaus.
> Vorteil von CPLDs: Ich brauch keinen Konfigurationsspeicher. So kenn ich
> das jedenfalls von den Altera Chips, mit denen ich vor 10 Jahren mal
> rumgespielt habe.
Bekämpfe die Angst vor dem Konfigurationsspeicher :-)
Neuere FPGAs booten sogar von einem billigen SPI Flash ROM.
Und falls Du wirklich keinen externen Speicher willst, dann gibt z.B. 
FPGAs mit eingebauten Konfigurationsspeicher, wie z.B. Xilinx Spartan 
3AN

> Meine Anwendung:
> Ich Impulse, deren Zeitstempel ich gerne erfassen möchte.
> Wie beim Input Capture eines µCs. Allerdings wollte ich 100ns Auflösung,
> 16Biit Timer, 4 Kanäle und die Impulse können kurz nacheinander kommen,
> weshalb
> ein µC wohl nicht mehr in Frage kommt.

100 ns sind 10 MHz. Das kann auch ein µC locker.
Musst nur ein Modell finden, das 4 Timer mit Capture hat.
Ansonsten, nimm ein FPGA und Du kannst einen µC einbauen.

4 16bit Timer, Zwischenspeicher, samt Interface und allem drum und dran 
- das wird ein großes CPLD! Klingt eher nach kleinem FPGA.

Muss es Xilinx sein? Ich habe neulich mal einen Blick auf Actels (jetzt 
Microsemi) Igloos geworfen, sehen ganz gut aus, und die Software braucht 
auch <2GB (keine Garantie!).

Klaus Falser schrieb:
> 100 ns sind 10 MHz. Das kann auch ein µC locker.
> Musst nur ein Modell finden, das 4 Timer mit Capture hat.

STM32 mit 72MHz und allerlei Schnittstellen.
Leicht zu beschaffen, ohne Ende Beispielsoftware.

Ansonsten:
Wie wär's mit nem neuen Laptop? :-)

Das sollte sich doch mit einem MSP430 erschlagen lassen. Das sind doch 
quasi riesen Timer mit µC Core dran :)
10MHz Timer B Takt sind doch locker drin, musst nur dafür sorgen, dass 
die Zeitstempel schnell weggespeichert werden. Aber das geht sicherlich 
mit DMA und Interrupt gut...die neuen MSP430 haben ja auch 25MHz CPU 
Takt, das könnte reichen.