CD4027BPW sind zwei JK-Flipflops in einem 16-pin TSSOP-Gehäuse, zu
bekommen bei Farnell.
Der 74HCT109PW stellt ebenfalls zwei JK-Flipflops im selben Gehäuse zur
Verfügung.
...beide triggern auf die positive Flanke, daraus folgt bei
entsprechender Beschaltung (S und R ungenutzt, J und K auf logisch 1, C
dienst als Steuereingang Eingang) das Verhalten was Du im Eingangspost
beschrieben hast.
Hier nochmal eine Übersicht über die Vielzahl der verfügbaren JK-FFs:
Bei Farnell das Suchwort 'jk flipflop' eingeben und die Parametertabelle
entsprechend verändern...
Was den Platz auf der Platine angeht: Mehr als zwei JK-FFs in einem
Gehäuse sind mir bislang noch nicht untergekommen, also kann man wohl
nur ein möglichst kleines Gehäuse verwenden (TSSOP - vielleicht gibts
auch noch kleinere mit den selben Innereien?!)
Eine andere Möglichkeit wäre dann noch sich die T-FFs selbst aus Gattern
aufzubauen - evtl. kommt man durch die winzigen Gehäuse, in denen die
Standardgatter zu haben sind, insgesamt mit weniger
Platinenplatzverbrauch dabei weg.
Noch eine andere Möglichkeit wäre dann programmierbare Logikbausteine!
Auch wenn sich ein CPLD damit ziemlich langweilen wird, könnte das u.U.
die Version mit geringstem Paltzverbrauch auf der Platine sein. Das ist
dann zwar nicht mehr wikrlich asynchron, aber erscheint durch die hohen
Taktgeschwindigkeiten so - in dieser Applikation wohl akzeptabel.
Evtl. könnte man versuchen, wenn es eher eine Bastelei ist, anstatt
einer serienfertigbaren Elektronik, nochmal ein paar alte GALs mit
passendem Programmiergerät zu ergattern (er/gattern/ - wer versteht das
Wortspiel?! Ha-Ha-Ha!) - ich glaube 'moderne' GALs gibt es leider
nichtmehr.
uC-Schaltung.PNG
(11 KB)
