Hallo,
ich habe für einen XC2C64A einen VHDL - Code erzeugt mit dem es möglich
sein soll einen 8 - Bit Port zu lesen bzw. zu beschreiben.
Das Ansprechen des CPLD erfolgt über einen parallelen Bus. Nun ist es so
angedacht, dass beim Ansprechen einer bestimmten Adresse die Daten des
Parallelbusses an den Port ausgegeben werden und beim Senden einer
anderen Adresse das anliegende Signal am Port ausgelesen wird.
Den Treiber der Schnittstelle habe ich wie folgt deklariert:
1 | PA <= PORTA when DIRA = '1' else (others => 'Z');
|
Im Gesamtsystem soll dann dieser Port entweder nur als Eingang bzw. nur
als Ausgang genutzt werden. Eine Umschaltung im laufenden System soll
nicht erfolgen.
Jetzt meine Frage an euch:
Bei Nutzung des Ports als Eingang wird dieser in den Tri - State Zustand
geschaltet, ist es nun notwendig einen externen Pull - Down Widerstand
an jeden Pin des Ports anzubinden? Da das System universell genutzt
werden soll, kann es vorkommen, dass dieser Port auch als Ausgang bei
einer anderen Anwendung genutzt wird. Würde dieser z.B. 10k Pull - Down
am Pin diesen Betrieb als Ausgang trotzdem ermöglichen?
Viele Grüße
Stephan
