Will den PC verstehen, paar Fragen sind aufgetretten.

Wolfgang Wolfi schrieb:

> Ich weiß das der Prozessor mit der North-Bridge über den Front-Side-Bus
> verbunden ist.

War er früher. Ist er nicht mehr, da es heute in den PCs meistens keinen 
Frontside-Bus mehr gibt.

> mehrere parallel, wie kann dann ein paar Leitungen schneller sein als
> manch andere ?

Durchsatz = Breite mal Taktfrequenz. An beiden kann man drehen.

> Was ist an dem FSB anders als bei den PCI Bus zum Beispiel?

Als es den FSB noch gab war das Speicherinterface in der Northbridge und 
der musste viel schneller angebunden werden, als PCI zulässt. Also war 
der FSB viel schneller als PCI.

> skizze die unten im link ist gesehen das von der Southbridge eine
> Interrupt-Leitung zum Prozessor geht. Für was ist diese gut ?

http://www.mikrocontroller.net/articles/Interrupt

> drei verschiedene Busarten pro Verbindung, den Datenbus, Steuerbus und
> Adressenbus...

Au weh, das ist Material aus der Einführung in Rechnerarchitektur. Nicht 
unnütz, aber auf heutige PC-Komponenten kaum noch anwendbar.

> Also wenn ich jetzt einen Bus habe mit 8 Leitungen zum Beispiel für 8
> Bits, heisst das dann das jede Leitung wieder in 3 kleineren Leitungen
> unterteilt ist ?

Nein. Aber um das zu verstehen solltest bei eben so einer Einführung in 
allgemeine Rechnerarchitektur weiter machen und erst dann in die Tiefen 
moderner PCs eintauchen.

Eher 8 Datenleitungen und 16 Adressleitungen und ein paar 
Steuerleitungen. Anno 6502 vor 3 Jahrzehnten.

Versuche bitte nächstes mal einen Passenderen Betreff zu wählen!

Falls dich wirklich "PC" interessieren, kann ich dir das Buch 
"Structured Computer Organization" ISBN 978-0130959904 empfehlen, das 
gibt es bestimmt irgendwo bei euch in einer Bibliothek.

Zur Abschreckung, also weshalb du bitte nicht mit PCs anfängst um 
Rechner zu verstehen. So sehen Busse von PCs des letzten Jahrzehnts 
beispielsweise aus: http://en.wikipedia.org/wiki/HyperTransport. Sowas 
hat mehr Ähnlichkeit mit einem SATA-Interface oder mit 10Gbit-Ethernet 
als mit klassischen Bussen der Marke Adress-, Daten- und Steuerbus.

Wolfgang Wolfi schrieb:

> Ich will erst mal die älteren PC´s verstehen :)

Dir wär schon sehr geholfen, wenn du erst einmal die Grundlagen von 
Rechnerarchitektur verstehst. Selbst der allererste IBM PC ist da als 
Beispiel schon suboptimal, weil zu kompliziert aufgebaut.

Gugel mal nach "Rechnerarchitektur" oder "Einführung in ..." und hangel 
dich da durch. Oder orientiere dich ganz klassisch an abgeholzten 
Wäldern, zu finden in Bibliotheken, Buchhandlungen, ...

Du fängst ja auch nicht an, die Funktion einer Zeigeruhr zu analysieren, 
wenn du noch nicht nicht einmal verstanden hast, was ein Zahnrad ist. 
Oder warum beim Auto die Räder rund statt eckig sind.

Wolfgang Wolfi schrieb:

> wie viel Drähte hat so ein 8 Bit Flachbandkabel zum Beispiel ?

Es gibt keine 8-Bit Flachbandkabel, weil man Kabel nicht in Bits misst. 
Und man kann 8 Bits über ein Kabel nacheinander oder nebeneinander 
übertragen. Und wieviele Leitungen man dafür benötigt, hängt davon ab, 
was man damit machen will. Bei einem Drucker ist das anders als bei 
Hauptspeicher.

> Southbridge zum Prozessor, also was muss man machen (in der Praxis am
> PC) damit die Southbridge so einen Interrupt auslöst am Prozessor.

So eine Southbridge enthält allerlei Kram, wie etwa einen 
Interrupt-Controller, ein paar serielle Schnittstellen und parallele 
aller Art usw. Die Schnittstellen melden sich beim Interrupt-Controller 
und der beim Prozessor, und zwar dann wenn sie der Ansicht sind, es gäbe 
Grund dazu.

Wolfgang Wolfi schrieb:

> Ich will ja nicht alles sooo genau wissen,

Klar, aber der Trigger bei mir waren Fragen wie

> Flachbandkabel für 8 Bit in die hand nimmt dann sind das keine 8
> Leitungen sondern 8 DatenLeitungen + 8 Steuerleitungen+8 Adressleitungen

und

> Wieso 16 Adressleitungen

denn das zeigt fehlendes Grundlagenwissen der elementarsten Art, ohne 
das du keinen Schritt weiter kommst. Es zeigt, dass man bei Adam und Eva 
anfangen muss, weil du nicht einmal weisst, was Adress-, Daten und 
Steuerleitungen überhaupt sind.

A. K. schrieb:
> Es zeigt, dass man bei Adam und Eva anfangen muss, weil du nicht einmal
> weisst, was Adress-, Daten und Steuerleitungen überhaupt sind.

Jepp A.K. hat recht, das ist als wenn du den Unterschied zwischen einem 
Zwei und einem Viertaktmotor wissen willst, das Ganze noch sowohl für 
Diesel als auch Benziner, du aber noch nicht mal weisst was eine 
Kurbelwelle, ein Zylinder oder ein Kolben ist.
Du musst schon von vorne anfangen.

Wolfgang Wolfi schrieb:
> Ich weiß auch

== "Ich will auch wissen"?

Wolfgang Wolfi schrieb:

> Bitte beantworte mir die Frage von den 16 Adressleitungen damit meine
> grundlegende Lücke aufgefüllt wird :)

Weil der erwähnte 6502 64KiB Speicher adressieren konnte und man dafür 
eben 16 Leitungen benötigt.

Wolfgang Wolfi schrieb:

> Mich interessiert das ganze echt wirklich

Das wird auch nicht beweifelt. Nur der Weg wird kritisiert, du fängst an 
der falschen Stelle an.

Ich kann meinen Vorrednern nur zustimmen. Wenn du einen PC verstehen 
willst, mußt du beim Urschleim anfangen. Was macht die CPU, wozu sind 
RAM und ROM da, wozu I/O-Bausteine und so weiter. Moderne PCs sind viel 
zu komplex aufgebaut, um als Anfänger durchzusteigen. Mein erster 
Computer war ein Einplatinenrechner auf Basis des Z80. Da gab es eine 
CPU, ein paar Speicherbausteine und ein paar Bausteine für die 
Ein-/Ausgabe. Alle diese Komponenten waren noch über einen gemeinsamen 
Bus verbunden und arbeiteten mit dem gleichen Takt. Das Z80-System ist 
minimalistisch aufgebaut und dadurch relativ einfach zu verstehen. Auch 
wenn der Z80 in die Computer-Steinzeit gehört, die aktuellen PCs 
arbeiten immer noch nach exakt den gleichen Grundprinzipien. Weil die 
Komponenten in einem modernen Rechner aber längst nicht mehr gleich 
schnell sind, machte sich das Zwischenschalten von Bridges und neueren 
Bussen erforderlich.
Mein Tip wäre, dich mit der Technik des Z80 zu befassen, denn der ist 
der x86-Architektur sehr ähnlich und leicht zu begreifen. Der weitere 
Weg ist dann geebnet.

Wolfgang Wolfi schrieb:

> Stimmt das so ?

Nein.

Wolfgang Wolfi schrieb:
> Ok das verstehe ich.
> Aber überhaupt gibt es pro Verbindung eine Datenleitung eine
> Steuerleitung und eine Adressleitung oder ?
>
> Das ist meine Frage, gibt es wirklich pro Verbindung 3 unterschiedliche
> Leitungen, eine für adresse eine als steuerleitung und auf einer werden
> die daten herumgeschickt.
>
> Stimmt das so ?

nein eben nicht das kommt ganz auf das bussysten und standard an, 
wieviele leitungen welchen types in welchem bus eingesetzt werden...
hör bitte auf die anderen leute und besorg dir grundlagenbücher!

im übertragenen sinne bist du wie ein schüler der 1ten klasse dem man 
ohne +/- rechnen mal eben komplexe differentialrechnung erklären solll - 
das geht so nicht..

Wolfgang Wolfi schrieb:

> Und iergendwie ist da herausgekommen das ich von 0 anfangen muss um es
> zu verstehen :S

Ja, und das solltest du endlich einsehen. Um einen Vergleich zu ziehen: 
Es macht keinen Sinn, einem Fahrschüler die Technik des Driftens zu 
erklären, wenn der noch nicht mal weiß, wozu Gas, Bremse und Kupplung da 
sind. Verstehst?

Wolfgang Wolfi schrieb:

> Damit die Daten nicht unkontrolliert
> über diese Leitungen zwischen den Komponenten herumschwirren, gibt es
> drei verschiedene Busarten pro Verbindung, den Datenbus, Steuerbus und
> Adressenbus...

Das "pro Verbindung" stimmt nicht. Bei einem einfachen System dieser 
Struktur gibt es für alle Verbindungen innerhalb des Rechners nur 
diesen einen einzigen Bus.

http://de.wikipedia.org/wiki/Bus_%28Datenverarbeitung%29

Bei der parallelen Datenübertragung bekommt man mit zunehmender Taktrate 
immer mehr Probleme mit den unterschiedlichen Leitungslängen der 
einzelnen Adern. Stell dir vor, 40 Leiterbahnen machen auf der Platine 
einen Richtungswechsel um 90°. Dann hat die innere Leiterbahn schon 
einen wesentlich kürzeren Weg, als die äußere. Bei mehreren GHz Takt 
können das schon ganz ordentliche Teile der Periodendauer werden. Somit 
muss man das ganze wieder synchronisieren/warten bis alles "angekommen" 
ist.
Der Aufwand des Layouts/der Synchronisation wird irgendwann so hoch, 
dass es lohnenswerter ist, die Daten seriell zu Übertragen. Das bedingt 
zwar eine wesentlich höhere Taktrate, ist im Endeffekt aber leichter zu 
handlen.

Gruß
Björn

@Wolfgang Wolfi:

Es gibt einige Bücher, die so etwas detailiert behandeln. "ARM 
Rechnerarchitekturen für System-On-Chip-Design" fand ich recht gut. Das 
ist zwar keine PC-Technik, aber das Prinzip ist das gleiche.

@ Wolfgang Wolfi (Gast)

Beispiel: "Ein Chip (Southbridge, AVR, PIC ... oder so) schreibt Daten 
in einen S-RAM Baustein der 1 Mega Byte groß ist."

1 MB = 1024kByte = 1048576 Byte = 8388608 Bit

Wenn du den einen Megabyte zu dem S-RAM Chip schicken möchtest könnte 
man das so machen dass man 8388608 Leitungen an dem Chip hat und dann 
hat man noch eine Leitung mit der man dem S-RAM sagt "Hey nimm mir mal 
die Daten ab".


Wenn du aber nicht so viele Leitungen über dein Board legen kannst 
(teuer, unübersichtlich) dann könntest du z.B. 8 Leitungen nehmen.
Ein Byte besteht genau aus 8 Bit.

Ich kann das also auch mit 8 Daten und einer Steuerleitung machen, muss 
jetzt aber 1048576 mal die 8 Bit dort anlegen und dem Chip sagen dass er 
sie übernehmen soll.


Adressierung:
 Das Verfahren oben geht so nicht wirklich, du brauchst da noch eine 
zusätzliche Steuerleitung damit man dem S-RAM sagen kann dass wir beim 
nullten Byte anfangen wollen.

Besser ist es aber eine bestimmte Stelle im S-RAM anspringen zu können.
z.B. in der Mitte, beim 512-ten Kilobyte.

Um 1MByt zu adressieren, bei 8 Bit pro Adresse brauchen wir 20 
Adressleitungen.
ln(1048576) / ln(2) = 20
2 hoch 20 = 1048576

Man kann die Daten aber auch seriell hineinschieben, dazu braucht man 
dann aber etwas mehr Logik im Chip.

Es gibt S-RAM der über SPI ansteuerbar ist, das sind nur 3 Leitungen.
Innen drin ist aber wieder alles parallel (direkt im Chip).

Wolfgang Wolfi schrieb:

> Den zweiten Satz verstehe ich nicht?

Ich auch nicht, d.h. ich verstehe in diesem Zusammenhang die ganze 
zweite Antwort nicht. Bleib bei der ersten Erklärung, die passt.

Wolfgang Wolfi schrieb:

> Frage 1 : Wieso gibt es eigentlich in einem Prozessor Speicher-Register,
> wenn es sowieso schon L-Caches gibt ?

Was sollen L-Caches sein? Ich kenne I-Caches, D-Caches und 
L0,1,2,3-Caches aber keine L-Caches.

> Frage 2 : Wieso gibt es bei Festplaten inzwischen auch Caches ?

Weil es geht. Pufferspeicher hatten die schon lange, ungefähr seit es 
das SCSI-Interface gibt. Der Übergang von Pufferspeicher zu Caches ist 
fliessend.

Weil die Disk auch weiterrotiert, wenn die gewünschten Daten schon 
unterwegs zum Hauptspeicher sind, kann man den Rest der Spur auch 
genausogut auf Verdacht ebenfalls in den Puffer/Cache einlesen, sofern 
grad nichts wichtigeres ansteht. Vielleicht kommt ja kurz drauf eine 
Leseoperation dafür.

> Frage 4 : Stimmt das das die L-Caches dazu da sind, um Daten
> zwischenzuspeichern die gebraucht werden um ein Prozess zu beenden ?

Caches und Prozesse sind Begriffe, die meistens in keinem Zusammenhang 
zueinander stehen.

> Mit Grafikchip ist der Grafikprozessor gemeint ?

Wobei das nicht immer ein Grafikprozessor ist. In Schemata einfacher 
Architekturen hat der nur Aufgabe, den RAM-Inhalt zum Bildschirm zu 
transportieren, nicht mehr.

> Was steht dann in den anderen Registern?

Daten, Adresse, Zustände.

Vielleicht hilft dir das:
http://en.wikipedia.org/wiki/Memory_hierarchy
http://de.wikipedia.org/wiki/Speicherhierarchie

Wolfgang Wolfi schrieb:

> Meine Frage war, wieso gibt es Speicherregister innerhalb eines
> Prozessors, wenn es ja sowieso diese Caches gibt ?

Siehe eben genannte Wikipedia-Links. Die englische Version ist besser.

> Wieso gibt es nun einen Cache bei einer Festplatte, wieso wird er
> verwendet ?

Hatte ich soeben beschrieben, als Edit, also schau nochmal rein.

Wolfgang Wolfi schrieb:

> Könnte das so stimmen ?

Ja, aber das beschreibt die Funktion als Pufferspeicher. Wobei der 
Transfer von Arbeitsspeicher in diesen Pufferspeicher heute nicht von 
der CPU durchgeführt wird. Der Disk-Controller zieht sich die Daten 
direkt aus dem Arbeitsspeicher. Die CPU kann also weiterarbeiten.

> holt er sie aus dem Arbeitsspeicher. Das ist ja dann sozusagen ein
> kleiner Zeitverlust oder ?

Zeitverlust, wenn er in den vorherigen Levels nicht fündig wird. 
Zeitgewinn wenn doch.

> Wenn der Prozessor sagen wir mal Daten von der Harddisk braucht, schickt
> er einen Befehl zur Harddisk zum lesen, diese Daten gelangen dann in dem
> Arbeitsspeicher und erst dann werden sie verarbeitet

Korrekt.

Wolfgang Wolfi schrieb:

> Sollte in den Caches jetzt nicht die gewünschten Daten drin stehen dann
> holt er sie aus dem Arbeitsspeicher. Das ist ja dann sozusagen ein
> kleiner Zeitverlust oder ?

Mach mal folgende Rechnung auf, mit eher beispielhaften als realen 
Zahlen und 2 Cache-Levels:

90% der Speicherzugriffe werden vom L1-Cache bedient, Dauer: 3 Takte.
Weitere 8% werden vom L2-Cache bedient, Dauer 10 Takte.
Der Rest geht ins DRAM, Dauer 100 Takte.

Wie gross ist die mittlere Zugriffszeit? Wie verändert sich dieser Wert, 
wenn du einen Cache-Level weglässt?

Wolfgang Wolfi schrieb:

> Aber der L1-Cache ist ja sehr klein gegenüber den anderen. Da frag ich
> mich wie klein solche Daten sind die fast immer platz finde im L1-Cache
> ?x

AMDs der bisherigen Generationen: 64KB L1-Cache für Daten, 64KB L1-Cache 
für Code. Da passt schon was rein.

2 einfache Beispiele:

Dass Schleifen was den Code angeht ziemlich Cache-freundlich sind dürfte 
hoffentlich sofort einleuchten. Da sind schon Caches mit 256 Bytes sehr 
hilfreich.

Exzellenter Kandidat für Datencaches, auch recht kleine, ist 
beispielsweise der Stack. Da gehts dauernd rauf und runter in einem eher 
begrenztem Bereich.

Wolfgang Wolfi schrieb:

> Hab noch ne Frage zum BIOS. also ich weiss das das yBios bnach dem
> einschalten des pc's ausgeführt wird und zum Beispiel überprjft ob ne Gr
> Grafikkarte vorhanden ist,ob der Atbeitsspeicher vorhanden ist und ob
> die beiden funktionieren.

Korrekt.

>. . Aber ich  hab gelesen dads das BIOS in den
> Arbeitsspeicher gespielt wird,direkt nach dem einschalten,und der
> Prozessor macht das dann alles,also die überprüfung Was ist aber wenn
> das RAM kaputt ist,da wird ja das bios gar nicht mal ausgeführt,oder?
> Weil es ja kaputt ist.

Eine Frage der richtigen Reihenfolge. Das RAM muss ohnehin erst 
konfiguriert werden, also welche Bank wo sitzt, wieviele Takte wofür 
verbraten werden usw. Dieser Code läuft natürlich direkt aus dem 
Flash-ROM, wo denn auch sonst. Erst wenn zumindest das RAM fürs BIOS 
gesichert zur Verfügung steht kann kopiert werden, was übrigens das BIOS 
selbst durchführt.

Sag mal Wolfi,
Du willst aber nicht auf naive Art austesten wie geduldig die Freunde 
hier im Forum sind, oder?

Wolfgang Wolfi schrieb:

> oder wenn der
> Prozessor gleich direkt die Daten vom Arbeitsspeicher nimmt.

Ich hatte oben ein Rechenbeispiel präsentiert. Wie wärs, wenn du das mal 
durchrechnest. Also wieviele Takte ein Zugriff im Mittel mit Caches 
dauert und ohne. Dann hast du die Antwort.

Aber ich weiss, Fragen ist einfacher.

> Die Frage stelle ich mir immer, gibt es da auch so einen Disk-Controller
> der nebenbei die Daten in den Cache spielt und der Prozessor ungestört
> weiterlaufen kann?

Nicht in den Prozessor-Cache. Wenn dort Speicherbruchstücke drinstehen 
sollten, an die der Disk-Controller grad ins RAM schreibt, dann werden 
die im Gegenteil aus dem Cache sogar herausgeworfen.

> Passiert das dann eigentlich immer, wenn der Prozessor zum Beispiel
> Daten von der Soundkarte benötigt, spielt er diese auch als erstes in
> das RAM und verarbeitet sie dann oder nicht ?

Über den Daumen gepeilt ja.

> Wieso ladet der Prozessor Daten von der Festplatte in den
> Arbeitsspeicher, und verarbeitet sie dann ? Wieso kann er das nicht
> direkt machen ?

Könnte er, aber es gibt ein paar Gründe, die dagegen sprechen:

(1) Dein C-Program sagt
      read(file, memory, length)
liest also von Platte in den Speicher.

Andernfalls müsste dein C Programm unter Umgehung des Betriebssysteme 
und NTFS-Filesystems direkt den Plattencontroller ansprechen, die Platte 
selber organisieren und du müsstest es bei jedem Wechsel des 
Plattencontrollers neu programmieren.

(2) Diese Transferoperation geschieht ohne Zutun des Prozessors im 
Hintergrund. Der Plattencontroller greift direkt auf den Speicher zu, 
grad wie die CPU auch. Die CPU kann also während dieses Transfers andere 
Jobs erledigen und muss nicht auf die Platte warten.

Wieder ein paar Zahlen, jeweils Grössenordnung Maximalwert. Real 
aufgrund der Zugriffszeit darunter:
- Transferrate DRAM: 10GB/s bei einem Modul,
- Transferrate SATA-Disk: 0.1GB/s.

Dir CPU würde also ziemlich viel Däumchen drehen, bis die Bytes in aller 
Gemütsruhe eines nach dem anderen bei ihr eintrudeln. Eine Zeit, die sie 
sinnvoller anders verbringen kann (hoffentlich).

Wolfgang Wolfi schrieb:

> Hier ist die Frage, wieso ist es schneller das der Arbeitsspeicher als
> erster in das Cache schreibt und der Prozessor dann die Daten aus den
> Caches holt, als wenn der Prozessor direkt aus dem Arbeitsspeicher die
> Daten holt.

Mit dieser Frage geifst du zielsicher direkt in Tiefen der konkreten 
Implementierungen einzelner CPUs. In Details, die für dich wohl noch 
etwas früh sind. Und die ausserhalb der Hersteller von CPUs oft nicht 
einmal genau bekannt sind.

Was du im Internet lesen kannst sind allgemeine Schemata, die stets 
vereinfacht sind, manchmal auch überholt, die aber Grundwissen 
vermitteln. In der Realität konkreter Implementierungen wirds dann 
"etwas" komplexer.

Hier also: Falsche Grundannahme. Das muss nämlich keineswegs so 
sequentiell ablaufen wie du es hier beschreibst, d.h. Daten, die aus dem 
Hauptspeicher eintrudeln, können je nach exakter Arbeitsweise des 
Prozessors auch gleichzeitig in einen Cache geschrieben werden und 
parallel dazu an ihm vorbei den nächstnäheren Cache-Level erreichen.

Zudem muss die Reihenfolge keineswegs RAM=>L3=>L2=>L1 heissen. So ist 
bei AMDs K7-K10 Prozessoren der L2-Cache ein sogenannter Victim-Cache, 
d.h. es wird nie aus Speicher oder L3-Cache (so vorhanden) in den 
L2-Cache geschrieben, sondern die Daten wandern daran vorbei direkt in 
den L1-Cache und gleichzeitig auch zu dem diese Bytes anfordernden 
Befehl. Bei diesen CPUs landen nur Daten in L2, die aus L1 verdrängt 
wurden.

Wolfgang Wolfi schrieb:

> Ja aber wenn das Interface zwischen Cache und Arbeitsspeicher auch
> langsam ist dann kommts ja auf das selbe, finde ich.

Versuchst du grad Intel beizubringen, wie man Prozessoren baut?

Wolfgang Wolfi schrieb:
> Ja aber wenn das Interface zwischen Cache und Arbeitsspeicher auch
> langsam ist dann kommts ja auf das selbe, finde ich.

Tja, dann lies Dir nochmal ganz genau durch, wie ein Cache funktioniert, 
dann wirst Du feststellen können, daß Du daneben liegst.

Überhaupt: Lies doch einfach mal was von den diversen Dingen bis zum 
Ende durch, was Dir hier von allen möglichen äußerst geduldigen Menschen 
beschrieben wird, und spring nicht immer von einem Thema zum anderen und 
wieder zurück.

toriwen schrieb:

> Andererseits ... mir kommt es so vor, daß es die "Versteckte Kamera"
> jetzt auch in anderer Form gibt :-)

Ich nehme an, die wurdest als Genie geboren und warst nie jung. Im 
Unterschied zu Wolfi.