Blockschaltbild to VHDL

Das können wohl ModelSim Questa, Altium Designer und NI Labview FPGA. So 
richtig überzeugt hat mich davon noch nix (im Bezug auf Codegenerierung 
durch malen).

Duke

Ferner ght das mit den IDEs von Xilinx ISE, Altera die den Rahmen 
erzeugen.

Innereien bekommt man mit Code Generation von Mentor HDL Designer und 
Xilinx System Generator / Altera DSP Block builder aus MATLAB heraus.

Hat alles vor und Nachteile.

Die grafischen Geschichten haben so ihre Tücken, besonders, wenn es um 
das handling von branches in der Entwicklung oder der Versionsverwaltung 
geht, von gleichzeitigem Arbeiten mehrerer Designer an einem Design ganz 
zu schweigen.