Frage zu Timing forcasts der Synthese

JBB Gast 10.11.2011 11:31 #2414791

Lesenswert?

•

Ich bin gerade etwas verwirrt ob der timing Ausgaben der Synthese:

   Minimum period: 4.823ns (Maximum Frequency: 207.344MHz)
   Minimum input arrival time before clock: 6.404ns
   Maximum output required time after clock: 7.745ns
   Maximum combinational path delay: 9.269ns

Wieso kann das Design angeblich mit 200 MHz laufen, wenn die 
Kombinatorik unten mit fast 10ns angegeben ist?

Habe ich etwas übersehen oder Wesentliches der digitalen 
Schaltungstechnik nicht verstanden?

Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden

Lothar M. (lkmiller) Moderator (Firma: Titel) 10.11.2011 11:54 #2414824

Lesenswert?

•

▲
▼

JBB schrieb:
> Wieso kann das Design angeblich mit 200 MHz laufen, wenn die
> Kombinatorik unten mit fast 10ns angegeben ist?
Hast du einen Pfad, der ohne Takt vom Eingang zum Ausgang geht?
Bei einem ordentlichen synchronen Design steht da nämlich:

1	`Maximum combinational path delay: No path found`


Du könnstest aber einfach mal die statische Timinganalyse ansehen, und 
überprüfen, woher die Meldung kommt...

Antwort Zitieren Bearbeiten Löschen Beitrag melden

JBB Gast 10.11.2011 12:50 #2414935

Lesenswert?

•

▲
▼

Ja, das war es -
habe jetzt alles über register, nunr sinkt die Frequenz sogar auf 
erschreckende 43 MHz :-(

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Lothar M. (lkmiller) Moderator (Firma: Titel) 10.11.2011 12:58 #2414953

Lesenswert?

•

▲
▼

JBB schrieb:
> sinkt die Frequenz sogar auf erschreckende 43 MHz :-(
War zu erwarten...

Was hast du da für Monsterlogik drin?

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Hans Gast 10.11.2011 14:31 #2415076

Lesenswert?

•

▲
▼

>Habe ich etwas übersehen oder Wesentliches der digitalen
>Schaltungstechnik nicht verstanden?

Eher 2.

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Stefan W. (wswbln) 10.11.2011 16:23 #2415285

Lesenswert?

•

▲
▼

...vielleicht nicht so schlimm (2.), aber es lohnt sich für den OP 
sicher, sich mal das Konzept der Pipelinings anzusehen...

;-)

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Hannes Gast 06.12.2011 00:46 #2447055

Lesenswert?

•

▲
▼

JBB schrieb:
> Maximum combinational path delay: 9.269ns

Was ist denn das genau, im Vergleich zur "period"?

Bislang fand ich immer eine geringere Zahl und die Periode gab die 
Frequenz an.

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Lothar M. (lkmiller) Moderator (Firma: Titel) 06.12.2011 07:41 #2447141

Lesenswert?

•

▲
▼

Hannes schrieb:
> Was ist denn das genau, im Vergleich zur "period"?
Das betrifft Pfade, die ohne Register kombinatorisch durchs FPGA 
durchgehen. Die würde ich mir auf jeden Fall nochmal genauer ansehen...

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren