Forum: FPGA, VHDL & Co. ucf wird ignoriert


von Michael K. (Gast)


Lesenswert?

Hallo

Frage ich spiele gerade mit Synplify-pro und den P&R tools von Xilinx, 
jetzt habe ich aber das Problem das er mein UCF file wo die Timing 
contrains definiert sind ignoriert mit der Meldung:

Ignoring user constraint file "/path/timing.ucf" when not forward 
annotating


Was mache ich falsch mit der Fehlermeldung fange ich leider nicht viel 
an.

lg Michael

von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite


Lesenswert?

Michael K. schrieb:
> das er mein UCF file wo die Timing contrains definiert sind ignoriert
Wer ist ER?

von Michael K. (Gast)


Lesenswert?

Hallo

Ich meinte damit das ich die Fehlermeldung im Mapping report habe, den 
ich im Synplify-pro sehe.

lg Michael

von Michael (Gast)


Lesenswert?

Hallo


Problem gelöst. Einfach unter "Implementation Options.."  im Reiter 
"Implementation Results" -> Write Vendor Constraint File anhaken.

lg Michael

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.