Hallo, Ich habe zum neuen STM32F4xx eine Frage wegen der RAM Organisation. 112KB SRAM, ist klar 16KB SRAM, ist auch klar Die sind getrennt, damit können 2 DMA gleichzeitig Daten ins RAM schaufeln. Auch könnte man ein Programm aus dem 112KB Block ausführen. Ich studiere grad das Datasheet, 2.2.7 "Multi-AHB bus matrix" und die Grafik Figure 6. Die DMA1 sollte doch für "AHB periph 1" da sein, aber da fehlt doch der Konten in der Grafik? Dann das neue CCM Data-RAM mit 64KB hängt direkt am Core. Eigentlich wäre das doch das RAM, in dem man all seine Variablen rein setzt oder nicht? Damit hätte man die 112KB + 16KB frei für DMA/Zwischenbuffer / Programme, die man im RAM laufen lassen will? Ich bin gerade dabei meine neue SW zu planen und es sollte möglichst effizient sein. Wenn ich viel den CCM RAM benutze, dann wäre der Bus doch öfter frei für DMA? Kann ich den Stack auch in den CCM RAM nehmen? Vielen Dank für eure Antwort.
Angehängte Dateien:
-
Bild1.png
(52 KB)
