Datenblatt CD4044 (Fairchild) falsch?

[Sven P. (Gast)]

He,

aus dem Datenblatt von Fairchild hab ich das Blockschaltbild im Anhang 
entnommen (im Zweifelsfall siehe datasheetcatalog.net).

Meiner Meinung nach widerspricht die Schaltung doch der Tabelle!

Erster Gedanke war, es sind falsche FET gezeichnet, da werden kaum 
Verarmungstypen verbaut sein, mit Bulk an Source. Einfache Überlegung 
dazu: Wenn Enable = '0' ist, dann sieht der obere FET hinter dem NAND in 
jedem Fall '1' und soll dabei abgeschaltet sein, das ist also ein 
P-Kanal-FET. Der untere bekommt Enable invertiert und sieht hinter dem 
NOR eine '0', ist also N-Kanal-FET.
Das heißt unterm Strich, das Signal hinter dem (oberen) Inverter landet 
stark am Ausgang Q, sofern Enable = '1' ist.

Weiter mit dem Flipflop: mit S = '0' und R = '1' (Flipflop setzen, laut 
Tabelle). Aus dem NAND oben links kommt in jedem Fall eine '1' heraus, 
die wird zur '0' invertiert. Der Ausgang ist also '0'.

Die Tabelle behauptet das Gegenteil -- wo ist mein Denkfehler?

Vielen Dank für Erleuchtung und weihnachtliche Grüße,
Kama

[(prx) A. K. (prx)]

Sven P. schrieb:

> Erster Gedanke war, es sind falsche FET gezeichnet, da werden kaum
> Verarmungstypen verbaut sein, mit Bulk an Source.

In der Darstellung von Innenschaltungen von MOS-Logik ICs wird diese 
vereinfachte Darstellung recht häufig verwendet, auch wenn 
Anreicherungstypen gemeint sind. Da muss man flexibel sein.

[lux (Gast)]

stimmt doch.
Gedankenfehler: Da ist nochmals ein Inverter !!

[lux (Gast)]

achne .. FET invertiert ja nochmals :)

[Dietrich L. (dietrichl)]

Sven P. schrieb:
> Weiter mit dem Flipflop: mit S = '0' und R = '1' (Flipflop setzen, laut
> Tabelle). Aus dem NAND oben links kommt in jedem Fall eine '1' heraus,
> die wird zur '0' invertiert. Der Ausgang ist also '0'.
Da ist die Schaltung bei Fairschild (siehe oben) wohl wirklich falsch 
gezeichnet.
Bei Texas und Intersil ist die Innenschaltung anders und tut so, wie die 
Wahrheitstabelle (gleiche wie oben) anzeigt.
Etwas eigenartig finde ich allerdings die Logik des Bezeichnung: S wie 
Set=1 ergibt Q=0!?! Aber da sind sich alle 3 Hersteller einig.

Gruß Dietrich

[Sven P. (Gast)]

Es ist ja NAND-Logik, entsprechend sind invertierte Eingänge gemeint. 
Sowas wie '/S' oder '!S' wäre schonn sinnvoller, ja.

A.K.:
Genau, mit sowas habe ich ja gerechnet. Darum hab ich mir die Funktion 
einfach mal an dem Enable klar gemacht, denn da ist eindeutig erkennbar, 
wann die FET durchgesteuert sind und wann nicht.

Dann ists wohl wirklich falsch.