Der erweiterte Euklidische Algorithmus in VHDL (effizient)

Kiigass Gast #2471475
Lesenswert?
• ▲
▼ 
Hallo Leute

ich bin grad auf der Suche nach einer möglichst effizienten 
Implementierung des erweiterten euklidischen Algorithmus oder eines 
äquivalenten Algorithmus in VHDL. Mir gehts dabei nur um die Berechnung 
der modularen Inversen. Seltsamer Weise finde ich kaum was zu dem Thema. 
Könnte mir bitte jemand nen Wink mit dem Zaunpfahl geben?
Also mir ist schon klar, dass man den so wie er herkömmlich notiert wird 
als Zustandsautomaten implementieren kann, aber habe die Hoffnung, dass 
es auch besser geht.

danke für eure Hilfe
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Weihnachtsmann Gast #2472062
Lesenswert?
• ▲
▼ 
Kannst du das nicht synthetisch generieren? Die Vorschrift lässt sich 
doch auskompilieren und produziert ein rein kombinatorisches Schaltwerk, 
das das Ergebnis in einem Takt liefert.

Die algebraische Optimierung macht der VHDL-Compiler.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Kiigass Gast #2472261
Lesenswert?
• ▲
▼ 
Weihnachtsmann schrieb:
> Kannst du das nicht synthetisch generieren? Die Vorschrift lässt sich
> doch auskompilieren und produziert ein rein kombinatorisches Schaltwerk,
> das das Ergebnis in einem Takt liefert.
>
> Die algebraische Optimierung macht der VHDL-Compiler.

Wow, das klingt sehr interessant (vor allem der Teil mit dem Ergebnis in 
einem Takt), aber ich versteh nicht 100% wie du das meinst. Könntest du 
das bitte ausführlicher darlegen? Vor allem ein Punkt versteh ich nicht: 
In dem Algorithmus wie er häufig im Netz und der Literatur vorgestellt 
wird, wird ja mind. einmal dividiert. Diese Division in rein 
kombinatorischer Logik kann ich mir nicht vorstellen (was aber vllt auch 
an meiner mangelnden Erfahrung liegt)

danke dir schonmal!
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Hocko Gast #2548001
Lesenswert?
• ▲
▼ 
Kiigass schrieb:
> Diese Division in rein
>
> kombinatorischer Logik kann ich mir nicht vorstellen

Funktionieren tut das schon: Man formliert eine binäre Division mit 
"schriflichem Dividieren" und lässt die FFs weg. Mit einem schnelle FPGA 
kommt man bei einem 32 Bit Dividierer auf 50MHz. Allerdings sind 
gepipelinte Strukturen effektiver.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren