RS Flip Flop dominierend löschend oder nicht

[Mischa M. (null_d)]

Hallo Leute,
kann mir jemand sagen was das für ein RS Flip Flop ist.
Ein positiv flankengesteurtes RS-Flip Flop mit dominierend löschend.
Quasi wenn bei dem
Anfangszustand Q = 1
der Zustand
A = 1 & C = 1 & B = 1 kommt
wird er rückgesetzt also Q = 0

und eben wenn Q = 0 war und A = 0 und dann wieder bei A = 1 & C = 1 & B 
= 1
wird Q nicht = 1.

danke für die Hilfe.

gruß Mischa

[... (Gast)]

RS Flip Flop und flankengesteuert ???

[Falk B. (falk)]

@  null d. (null_d)

>kann mir jemand sagen was das für ein RS Flip Flop ist.

Gar keins. Das ist eher eine unübliche Darstellung eines JK-FlipFlops.

>Ein positiv flankengesteurtes RS-Flip Flop mit dominierend löschend.

Ein RS-FlipFlop ist zustandsgesteuert, nicht flankengesteuert.

Die Tabelle ist ehe irritierend. Über die Prioritäten von Set und Reset 
kann man auch nichts ablesen, nur raten.

MFG
Falk

[Mischa M. (null_d)]

Nachts hatte ich die Eingangsbezeichnung noch vergessen.

Was hat das Pfeil dann bei C1 zu Bedeutung.
und die Wertetabelle im Schaltzeichen?

gruß MMV

[Falk B. (falk)]

@null d. (null_d)

>Was hat das Pfeil dann bei C1 zu Bedeutung.

Flankensensitiv.

>und die Wertetabelle im Schaltzeichen?

Ist unvollständig, denn du hast ja zwei Eingänge.

MFG
Falk

[Mischa M. (null_d)]

in der Probeklausur ist nur ein Ausgang gekennzeichnet. Es müssen die 
Zeitfunktionen analysiert werden.
Und ich bin mir nicht sicher was bei dem Fall A = 1 & T = 1 & B = 1 
passiert.

Zeigt die Wertetabelle die Prioritäten an?
also in dem fall dominierend löschend.

gruß Mischa

[Peter D. (peda)]

Beim RS-FF ist A = B = 1 verboten, d.h. die Reaktion ist nicht 
definiert.

Ob und welcher Eingang dominiert, geht das nur aus dem Datenblatt 
hervor, nicht aber aus dem Symbol.
Die Eingänge könnten sich auch gegenseitig verriegeln, dann dominiert 
keiner.


Peter

[Falk B. (falk)]

@  null d. (null_d)

>Zeigt die Wertetabelle die Prioritäten an?

Wie sollte sie das, wenn nur ein Eingang in der Tabelle ist?

Lad dir mal ein gescheites Datenblatt runter, dort sieht man wie eine 
Logiktabelle aussieht, z:b. 74HC76.


http://pdf1.alldatasheet.com/datasheet-pdf/view/23240/STMICROELECTRONICS/M74HC76-1.html

[demacus (Gast)]

null d. schrieb:

> Und ich bin mir nicht sicher was bei dem Fall A = 1 & T = 1 & B = 1
> passiert.

Hallo

Also das ganze ist natürlich hier etwas aus dem Kontext gerissen, dem 
Schaltbild nach wäre das mMn ein JK Fliflop, bei dem für

A&T&B=1 die Ausgänge Invertiert würden.

MfG

[Mischa M. (null_d)]

Wieso sind dann der Setzeingang nicht J sondern S?

gruß MMV

[demacus (Gast)]

Von der Kennzeichnung würde ich das nicht abhängig machen, Tatsache ist 
doch dass da ein Takteingang existiert.

Aber wie schon gesagt so aus dem Kontext kann ich das nicht genau sagen, 
das musst du beurteilen, denn nur du weisst worum es in der Klausur 
geht.

MfG