Gast
#2527458
Wieder mal ein seltsames Xilinx-Verhalten: Ich möchte diesen hier genannten Halbbandfilter bauen und habe zum Testen ein 64 wort Array mit 64 festen Koeffizienten statisch multipliziert. Erg01 = Wert01 * Koeff01 Erg02 = Wert02 * Koeff02 ... Erg64 = Wert64 * Koeff64 Beim Summieren kann ich freilich nicht alle 64 Ausgänge in einem Schlag abarbeiten, daher habe ich es in einem binären Baum mit jeweils 4 Additionen versucht: Summe01_04 = Erg01 + Erg02 + Erg03 + Erg04; Summe05_08 = Erg05 + Erg06 + Erg07 + Erg08; ... Summe61_64 = Erg61 + Erg62 + Erg63 + Erg64; Das ganze dann nochmals um dann am Ende eine Summe zu bekommen. Das will Xilinx nicht mappen, weil es angeblich nicht in die DSP48-Elemente passt. (die Summation lag auf der Top-Ebene ohne Prozess) Komisch: Wenn ich denselben Code in einen Prozess packe, wodurch der die einzelnen Stufen pipelinen muss, und es nicht mehr selber verteilen kann, routet er das Design ohne Kommentar und ohne Probleme. Im Gegenteil: "Grüner" geht es gar nixcht mehr! Woran kann das liegen? Irgendwie scheint er zu versuchen, einen Teil der Summation in den Adder des DSP-Elements zu schieben. ?