Xilinx Spartan 6 - Takt auf Pin legen

Hallo,

ich möchte meinen Takt direkt auf einen Pin legen um diesen mit dem Oszi 
zu messen. Wie ist dies bei Xilinx möglich. Ich habe was von einem Clock 
Net sog. ODDR2 Gatter gelesen, jedoch weiß ich nicht wie ich dies 
benütze bzw. ob es überhaupt für das Problem relevant ist.
Hier mein Codeauzug:

entity main is
    Port (
  -- Systemtakt
  CLK_100MHZ_IN  : in  std_logic;
  CLK_100MHZ_OUT  : out  std_logic;
  -- Reset
  RESET          : in  std_logic
    );
end main;

architecture behavioral of main is

component CLK_GEN
port(-- Clock in ports
    CLK_IN1           : in     std_logic;
    -- Clock out ports
    CLK_OUT1          : out    std_logic
    );
end component;

begin

CLK : CLK_GEN
port map
   (-- Clock in ports
    CLK_IN1            => CLK_100MHZ_IN,
    -- Clock out ports
    CLK_OUT1           => CLK_100MHZ_OUT
   );

end behavioral;

Der Code generiert Fehler...
Kann mir jemand sagen wie ich dies handeln könnte, doch ODDR2 Clock Net 
um Signal auf Pin zu legen?
Bin für die Hilfe sehr dankbar.