Schaltgeschwindigkeiten bei Logikreihen

Hallo,
danke dafür. Abschließend - es gibt nicht zufällig ein TTL-IC, was 
RS-Flipflops hat, oder? ich finde in der 74er Reihe immer nur JK und 
D-Flipflops..
mfG

Jens G. schrieb:
> Kann man RS-FF nicht einfach aus zwei Gattern zusanmmenbasteln?

Richtig. Zwei NANDs

Ich mach mal ein bischen Theorie.
Es gibt eigentlich nur ein Grund-FF, das RS-FF. Alle anderen FF sind 
"Weiterentwicklungen" des RS-FF. Die "Weiterentwicklungen" beteffen vor 
allem die Ansteuerung des FF. Also zustandsgesteuert, 
einflankengesteuert, zweiflankengesteuert oder noch weiterentwickelt zum 
Master-Slave.
Bei den "Weiterentwicklungen" wird noch ein Problem des einfachen 
RS-FF's behoben. Der Ansteuerzustand des gleichzeitigen Setzens und des 
Rücksetzen ergibt im Grund-RS-FF am Ausgang einen undef Zustand. Bei 
gleicher Ansteuerung würde hier ein JK-FF den Ausgangspegel wechseln.
Um dir für dein Vorhaben die richtige Art des FF vorzuschalagen, müßte 
ich das Eingangssignal und das gewünschte Ausgangangssignal besser 
kennen.
Übrigens war mal im elektor vor einigen Jahren ein guter Artikel über 
die Schaltkreisfamillien drin.

Gruß INOUT

Hallo,
Ich weiß, dass man einen RS-FF aus 2 NAND-Gatternzusammenfügen kann. 
Aber ich brauch ihn getaktet, womit man schonmal 4 NAND-Gatter pro RS-FF 
bräuchte.
Ich habe mir die Theorie zum JK-FF und D-FF schon durchgelesen.
mfG

Hallo,
nein, ein JK-Flipflop hat in der Ersatzschaltung noch 2 AND gatter 
vorgeschaltet.
mfG

Ich ergänze mal meinen Beitrag.
Man kann ein JK-FF aus der 74-er Reihe als RS-FF einsetzen! J (wie jump) 
wäre der Setz-Eingang S und K (wie kill) der Rücksetzeingang. Für die 
Taktung gibt es meistens noch einen CLOCK-Eingang. Die meistens an den 
"modernen" JK-FF's zusätzlichen R- und S-Eingänge sind eigentlich dazu 
gedacht, einen def Zustand ( also L oder H ) am Ausgang des FF zu 
erzeugen. Das könnte z.B. ein Anfangs-RESET sein. Noch eins: Soll das 
JK-FF arbeiten, müssen die RS-Eingänge inaktiv sein. Oder andersrum, ist 
z.B. S aktiv, wird am Ausgang ein H erscheinen, egal was an J, K und clk 
passiert.

Übrigens freue ich mich, wenn jemand nach einer Lösung sucht.

Gruß INOUT

Hallo,
ich hab die Sache jetzt einfach mit 74ACT00 (geplant - im Moment hab ich 
nur 74LS00 da) und 48MHz Quarzoszillator gemacht. Klar läuft LS nicht 
mit 48MHz, aber einen anderen Oszillator hab ich grad nicht da. Der wird 
sowieso auf Buchsenleisten gesetzt, um die Frequenz wechseln zu können. 
Die Platine liegt grad im Ätzbad, mal sehn. Schaltplan im Anhang, 
eigentlich die klassische Ersatzschaltung.
mfG & Danke!

Siehe mal hier:
http://de.wikipedia.org/wiki/Logikfamilie
ACT vs F vs ALS usw. Alles in einer schicken Tabelle.

Hallo,
oh, gibts ja garnicht. LS ist tatsächtlich bis 100MHz gedacht, hätte ich 
nicht gedacht. (Rechnung: (1/0,000000010) * 1.000.000 = 100MHz)
Also kann ich den gleich nehmen.
mfG

>Siehe mal hier:
>http://de.wikipedia.org/wiki/Logikfamilie
>ACT vs F vs ALS usw. Alles in einer schicken Tabelle.
Es fehlen ABT(H,R),BCT,GTL,AHC(T),VHC(T),LCX,LVX,VCX,LVQ,LVT(H)

Hallo,
mittlerweile werde ich wohl nicht um CPLDs/FPGAs drum rum kommen. Also 
hör ich hier erstmal auf und bedanke mich für die Hilfe.
mfG