Hallo, heutige Prozessoren, GPUs, etc. sind ja recht komplex: Cache, Pipeline, out-of-order-execution, ... Wird das noch klassisch in VHDL designed? Bei den vielen Resourcenkonflikten und parallelen Vorgängen darf ja nichts übersehen werde. Andererseits sollen keine Zyklen durch unnötige Wartezyklen verschenkt werden... Nutzen die evtl. irgend ein High-Level-Design-Tool, welches das zeitliche Scheduling (Zuordnung Taktzyklen) und Beachtung der Resourcenkonflikte automatisch beachten?
CPUs und GPUs sind auch heute noch keine Softcores in FPGA, daher werden die eher nicht in VHDL programmiert. Es gibt aber einen Intel Atom Prozessor, der hat den CPU Kern und dann noch FPGA Logik, da kann schon in VHDL programmiert werden.
Gast
#2554732
Natürlich werden heute auch die digitalen Halbleiter bei Intel in HDL codiert. Wie sollte man die Designs sonst wohl prüfen können. Nur macht das eine amerikanische Firma nicht in VHDL, sondern in Verilog. Und bevor eine CPU in Silizium gegossen wird, hat sich das Design vorher schon unzählige Stunden in Software Simulatoren und in FPGA-basierten Emulatoren bewähren müssen.
Gast
#2554746
Natürlich kein VHDL, aber Intel verwendet viele ausländische Billigarbeitskräfte (z.B. in Israel) und Verilog, die sind stark am Mitentwickeln http://www.systemverilog.org/pdf/SystemVerilog_Design_31A.pdf ansonsten: Beitrag "µC Entwurf/Prozessor Entwurf mittels VHDL/Verilog und FPGAs?" Früher: http://download.intel.com/technology/itj/q12001/pdf/art_1.pdf
Gast
#2554840
Als ich vor rund 15 Jahren ein Vorstellungsgespraech bei Intel hatte (Sacramento oder Oregon, weiss nicht mehr), zeigten die mir einen FPGA-Emulator (von vielen?), der bei einer Groesse von knapp 1/3 Kubikmeter laut Aussage "voll von FPGAs" war, zum teilweisen Prozessorsimulieren. Natuerlich sind jetzt die Prozessoren komplizierter, aber FPGAs haben wohl Schritt gehalten. Als ich daraufhin stattdessen bei Digital anfing, hatten sie eine hauseigene HDL, die besonders auf die 'dynamic logic' zugeschnitten war, d.h. jeder Logiksatz hat noch precharge-Wert und -Polung mit dran. Das waren schon recht heftige Prozessoren, 8-fach HT/OOO mit Registerabstraktion - nach dem Kauf der Gruppe durch Intel vielleicht dort fertiggestellt? In den USA wird auch VHDL benutzt - und zwar von Ruestung
Benjamin K. schrieb: > CPUs und GPUs sind auch heute noch keine Softcores in FPGA, daher werden > die eher nicht in VHDL programmiert. Es gibt aber einen Intel Atom > Prozessor, der hat den CPU Kern und dann noch FPGA Logik, da kann schon > in VHDL programmiert werden. Hmpf... CPUs wachsen tatsächlich nicht auf Bäumen. In sofern sollte klar sein, dass es nicht um die Programmierung einer CPU, sondern um deren Entwicklung geht...
Gast
#2555402
Da Dieter schrieb: > Hmpf... > > CPUs wachsen tatsächlich nicht auf Bäumen. In sofern sollte klar sein, > dass es nicht um die Programmierung einer CPU, sondern um deren > Entwicklung geht... Und Sachen, die programmiert wird, wachen auf Bäumen? Was für ein Blödsinn ... hmpf ;-)
Fetz schrieb: > Und Sachen, die programmiert wird, wachen auf Bäumen? Hä?
Ich möchte einmal darauf hinweisen, dass noch keiner auf meine Frage eingegangen ist. Meine Frage war, ob moderne Designs immer noch umittelbar in VHDL geschrieben werden oder ob irgendwelche Codegeneratoren benutzt werden. Werden Code-Generatoren/Compiler verwendet, die es ermöglichen einen Prozessormodell als sequenzielles Programm zu schreiben und daraus automatisch eine Pipeline zu generieren, welche Stalling (hazards), out-of-order, etc. optimal realisiert?
Gast
#2555603
Die Frage kann was Intel/AMD macht wird hier vermutlich keiner beantworten können. Es gibt natürlich Codegeneratoren die VHDL/Verilog oder Netzlisten erzeugen. Ohne wird z.B. bereits die Busverdrahtung innerhalb eines SoC mit tausenden von Register zum Albtraum. Auch für FPGA's gibt es das schon, z.B. für Softcores, oder Filterdesigns.
Gast
#2558078
Also zumindestens kann man anhand des OpenSparc Projektes sehen, wie bei SUN vor einiger Zeit Prozessoren entwickelt worden: - (System?)Verilog - wenig Verhaltenscode - viele vorentwickelte (und einzeln getestete?) Module, die miteinander verschalten werden - Jede Menge Verifikationscode (Monitore usw.) - eigenentwickelte, propitäre Verifikationstools
Gast
#2558082
Achso, der Link zum openSPARC T2 Repository: http://www.opensparc.net/pubs/t2/html/verilog.html
Das Paper ist ganz gut, liefert einen historischen Überblick über die Methoden von Intel: http://webee.technion.ac.il/people/kolodny/ftp/IntelCADPaperFinal2.pdf
Fast aktuell, über IBMs POWER6 (aktuell wäre POWER7): http://gudme-homepage.appspot.com/static/cpu/ppc/4_berridge.pdf http://www-inst.eecs.berkeley.edu/~cs150/sp10/Collections/Papers/stolt-power6-jsscc200801.pdf
Gast
#2558401
Georg A. schrieb: > Das Paper ist ganz gut, liefert einen historischen Überblick über die > Methoden von Intel: > > http://webee.technion.ac.il/people/kolodny/ftp/Int... Und das beantwortet die Frage: <Zitat> Thus, we launched the iHDL effort. A language definition specifically with the formalism required for synthesis with clear semantics for items like busses, native algebraic and Boolean logic functions and the basic control flow mechanisms that a logic design required. The iHDL language defined by Tzvi Ben Tzur, Randy Steck, Gadi Singer and Pat Gelsinger met the bill. In a series of summits between Israel, Oregon and Santa Clara in 1985 and 1986 we converged on a language definition while the CAD team in Israel was developing the language compiler. The result was a formal language description for RTL development and logic/layout synthesis from that description. U.C. Berkeley‟s adoption of standard intermediate format for logic representation was a key enabler for Intel (and others) to develop higher-level description languages. Amazingly, Intel didn‟t replace iHDL until 2005 with Verilog simply because of its expressive completeness and effectiveness for synthesis, i.e. a 20 year life to the language. </Zitat>
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.