|
Anzeige
|
VHDL -> Verilog
Gast
#2595222
Hy, ich Spiel gerade ein bisschen mit den Mico32 softcore von lattice. Ich will ein eigenes VHDL Modul an den Wishbone Bus hängen. Leider kann man da nur ein Verilog File benutzen und ich kann nur vhdl. Kann man mein VHDL Module in Verilog umwandeln, gibt es da eine SW?
Gast
#2596018
Hi Im Mico System Builder in der MSB View, unter Platform-Tools -> Properties : Create VHDL Wrapper, schon haste deine vhdl datei. Gruß
Gast
#2596045
Danke, aber ich bräuchte es anders herum, ich will eine VHDL Datei in VERILOG oder eine Möglichkeit ein VHDL File bei Mico System Builder als eigenen Wishbone-module einzubinden.
Gast
#2596050
Brauchst du nicht (unbedingt). Nimm den WB slave/master passthru aus dem System Builder. Dann kannst du im Diamond deine VHDL-WB-Blöcke einfach drandesignen. Ich habe in meinem Design drei davon, funzt wunderbar, allerdings hab ich hier auch nicht die ultimativ hohen Datenraten, eher Steuerinformation. Ist alles nicht ganz so bequem wie im Xilinx-EDK, dafür aber halt for-free..
Gast
#2596072
Wie geht das mit dem Dranhängen und was macht den eigentlich so ein passthru bin jetzt a bisschen ratlos
Gast
#2596079
Der Passthru ist wie der Name sagt eine simpler Pass-Through des internen WB-Busses, nur das der schon Address-Codiert ist (wie im MSB halt angegeben). Man hängt dann einfach sein eigenes WB-Design dran, als Tip, erstmal ein einfaches Register bauen. Im Diamond hast du dann zwei Komponenten, den MICO32 Core und dein Design, die beiden musst du dann verbinden. http://doolittle.icarus.com/~larry/vhd2vl/ Vhd2vl is designed to translate synthesizable VHDL into Verilog 2001. It does not support the full VHDL grammar - most of the testbench-related features have been left out. Vhd2vl is free software als Beispiel ein VHDL MC6801 von Opencores in der Übersetzung
Gast
#2596155
Christoph Kessler (db1uq) schrieb: > http://doolittle.icarus.com/~larry/vhd2vl/ Nice. Den Typen hab ich letztes Jahr kennengelernt. Duke Antwort schreiben |
Anzeige
|
