Forum: FPGA, VHDL & Co. breites Signal ausgeben


von Michael (Gast)


Lesenswert?

Hallo Leute,

in meinem Programm habe ich ein Signal mit der Bretie 64
1
signal x: std_logic_vector (63 downto 0);
 und 64 IOs als Outputs definiert also
1
Led0, Led1,.....,Led63 : OUT std_logic;

Das Signal X soll ausgegeben werden, wie kann ich es am besten 
schreiben?
1
 Led0 <= X(0); Led1 <= X(1),....
 ist viel zu aufwendig, kann man das irgendwie in einer schleife 
schreiben?

von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite


Lesenswert?

Michael schrieb:
> kann man das irgendwie in einer schleife schreiben?
Nein.

> und 64 IOs als Outputs definiert also
> Led0, Led1,.....,Led63 : OUT std_logic;
Da hättest du mal besser so geschrieben:
  Led : out std_logic_vector(63 downto 0);
und dann
  Led <= X;

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.