Anordnung von Groundplanes

Tobias Gast #2684704 
Hallo zusammen,
ich entwickle eine Platine auf der sich 2 FPGAs befinden. Dabei Handelt 
es sich um Altera Cyclone IV EP4CE22. Für die Spannungsversorgung 
benötige ich Ground und Power Planes. Der FPGA benötigt 3V für die IOs 
und 1,2V Kernspannung. Um möglichst wenig Lagen zu haben wollte ich 
folgende Layer verwenden:

Layer 1: Top (Signale)
Layer 2: GND
Layer 3: 1,2V
Layer 4: 3V
Layer 5: GND
Layer 6: Bottom (Signale)

Ist eine solche Anordnung empfehlenswert? Besteht ein Problem darin, 
dass zwischen 1,2V und 3V keine Groundplane ist?

Vielen Dank schonmal :-)

Gruß
Tobi
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Langsamer Modus Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Melden Danke
Falk B. #2684737 
Ganz schöner Luxus, vier Lagen Versorgung und nur zwei für Signale. Man 
kann es auch übertreiben. Ich würde es so machen

Layer 1: Top (Signale)
Layer 2: Signale
Layer 3: GND
Layer 4: 3V + 1,2V
Layer 5: Signale
Layer 6: Bottom (Signale)

Wenn man jeweils Layer1&2 sowie 5 und 6 ansatzweise um 90 gegeneinander 
die Leitungsführung macht, gibt das auch nicht allzuviel Übersprechen. 
Alternativ so.

Layer 1: Top (Signale)
Layer 2: GND
Layer 3: Signale
Layer 4: Signale
Layer 5: 3V + 1,2V
Layer 6: Bottom (Signale)
Antwort Zitieren Bearbeiten Löschen Melden Danke
Tobias Gast #2684778 
Was ich der einfachheithalber verschwiegen hab ist, dass die 1,2V Plane 
schon halbiert ist in 1,2V und Überwachten 1,2V von der der Strom 
gemessen wird und die 3V Plane schon dreigeteilt ist in3V, 3V überwacht 
und 3,3V für zwei DVI/TMDS Tranceiverchips. Und das alles auf einen 
Layer wäre zu viel.

Ist es ein Probelm, dass bei meiner anordnung zwischen Layer 3 (1,2V) 
und Layer 4 (3V) keine Groundplane ist?
Antwort Zitieren Bearbeiten Löschen Melden Danke
Reinhard Kern Gast #2684838 
Tobias schrieb:
> Ist es ein Probelm, dass bei meiner anordnung zwischen Layer 3 (1,2V)
> und Layer 4 (3V) keine Groundplane ist?

Nein. Die Verwendung von gesplitteten Layern ist bei FPGAs mehr oder 
weniger zwangsläufig wegen der vielen Versorgungsspannungen, dem kommt 
entgegen, dass diese oft lokal begrenzt sind, bei mir bekannten 
Schaltungen ist z.B. 1,2V nur innen im FPGA nötig, also braucht man nur 
dort und als Zuleitung eine Cu-Fläche.

Auf den Lagen für Vcc usw. kann man notfalls auch noch Routen 
unterbringen, besonders da wo keine Versorgung benötigt wird. In den 
GND-Flächen sollte man das aber tunlichst bleiben lassen, wenn man nicht 
so fit in HS-Technik ist, dass man ganz genau weiss was man da tut.

Gruss Reinhard
Antwort Zitieren Bearbeiten Löschen Melden Danke
Thread beobachten

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 14 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.