AD-Umsetzer Aufgabe!

Google:Sukzessive Approximation
Ergebniss: vieviel Takte braucht der AD für ein Sample
vieviele Samples brauchst du je Sekunde? (steht in deinem text)
Google: multiplizieren
Ergebnis. fertig.

Ich stehe irgendwie auf dem Schlauch.
Ja ich weiß wie Sukzessive Approximation funktioniert.

Also ich hab doch 16 Werte fürs Abtasten (also Schritte) bis die 
jeweilige Spannung abgetastet ist (also mit MSB angefangen halbieren 
größer kleiner etz). Und dann nochmal 40k Samples also 40khz !?
Hä keine ahnung ..

genau! der AD-Wandler muss 40000 mal in der Sekunde seine 16 Bit 
abtasten.
Welche Taktfrequenz braucht er also mindestens wenn eine Abtastung 16 
Takte braucht (eventuell aber noch + n Takte , siehe Datenblatt )?

Ok, dh. er braucht 40k*16= 640khz ?

Richtig ?!?!?

Gruß

Ein ADC hat 2 Zeiten die beachtet werden müssen.
1. Sample time : der ADC Eingang , meist eine Sample&Hold Schaltung wird 
auf das Potential der zu messenden Spannung geladen/entladen.
2. Conversion time : hier findet die eigentliche Wandlung statt.

Beide Daten findest du im Datenblatt des ADC.
Beide Daten sind in Relation zur Taktfrequenz angegeben.

Ein 16 Bit ADC bedeutet nicht das 16 Takte zur Digitalisierung benötigt 
werden, sondern das das Ergebnis eine Breite von 16 Bit hat.
Die Anzahl der dazu benötigten Takte hat damit wenig zu tun.

Also der weg ist der folgende:
1. Sample time und Conversion time aus dem Datenblatt des ADC ermitteln.
2. Datentransfer des ADC Ergebnisses in den Ram des Controllers 
ermitteln.
   ( Wie wird es gemacht , DMA;Interrupt;Polling, und wie lange dauert 
es.)
3. diese Zahlen addieren. ==> Anzahl der benötigten Takte für eine 
Wandlung
4. Das Ergebnis aus (3) mit der Anzahl der Wandlungen pro Sekunde 
multiplizieren. ==> FERTIG.

Ralph schrieb:
> Ein 16 Bit ADC bedeutet nicht das 16 Takte zur Digitalisierung benötigt
> werden, sondern das das Ergebnis eine Breite von 16 Bit hat.
> Die Anzahl der dazu benötigten Takte hat damit wenig zu tun.

Blödsinn! Natürlich braucht man für eine 16 Bit breite Auflösung 
(mindestens) 16 Takte bei Sukzessiver Approximation, da man 16 
Vergleiche anstellen muss.

Ralph schrieb:
> Also der weg ist der folgende:
> 1. Sample time und Conversion time aus dem Datenblatt des ADC ermitteln.
> 2. Datentransfer des ADC Ergebnisses in den Ram des Controllers
> ermitteln.
>    ( Wie wird es gemacht , DMA;Interrupt;Polling, und wie lange dauert
> es.)
> 3. diese Zahlen addieren. ==> Anzahl der benötigten Takte für eine
> Wandlung
> 4. Das Ergebnis aus (3) mit der Anzahl der Wandlungen pro Sekunde
> multiplizieren. ==> FERTIG.

Die o.g. Aufgabe klingt nach Informatik-Unterricht in der Schule.
Es handelt sich also um eine rein theoretische Aufgabestellung bei 
Verwendung eines idealen ADC und vereinfachter Schaltung.

Alles andere ist viel zu dicht an der realen Welt.

STK500-Besitzer schrieb:
> Blödsinn! Natürlich braucht man für eine 16 Bit breite Auflösung
> (mindestens) 16 Takte bei Sukzessiver Approximation, da man 16
> Vergleiche anstellen muss.

Nunja da hast du dein Blödsinn!  in der nächsten Zeile mit der Klammer 
(mindestens) ja schon wieder aufgehoben.

Außerdem müssen für 16 Vergleiche 16 Vergleichswerte geladen werden und 
ein Ergebnis gespeichert werden. Auch das kostet Zeit.
Arbeitet der ADC mit einem Takt zyklus, oder brauch er mehrere Takte pro 
Vergleich ?
Oder werden vielleicht sogar mehrere Vergleiche parallel ausgeführt ? 
dann geht es auch schneller als 16 Takte.....

All das sind Infos aus dem Datenblatt ohne die eine solche Taktberechnug 
nicht möglich sind.

==> es sind Informationen über den Internen Aufbau des ADC notwendig um 
berechnen zu können welcher Takt hier notwendig ist.


STK500-Besitzer schrieb:
> Die o.g. Aufgabe klingt nach Informatik-Unterricht in der Schule.

Das ist sogar sicher eine Aufgabe aus der Schule oder Uni.
Aber er fragte nach einem Rechenweg, und den hat er bekommen.

Das dieser Rechenweg zu realistisch ist, und nicht an der abstrakten 
Schullehre angepasst ist.... Naja, etwas Denksport soll für den 
Fragesteller auch noch übrig bleiben.

Bum schrieb:
> Ok, dh. er braucht 40k*16= 640khz ?

Als ganz abstrakte Lösung für die pure Wandlung,  ja es kommt hin wenn 
du aus dem "=" ein ">=" 640 kHz machst.
Real ist diese Frequenz bei weitem nicht ausreichend.

Ralph schrieb:
> Nunja da hast du dein Blödsinn!  in der nächsten Zeile mit der Klammer
> (mindestens) ja schon wieder aufgehoben.
Wusste ich doch, dass jemand darauf anspringt.

> Außerdem müssen für 16 Vergleiche 16 Vergleichswerte geladen werden und
> ein Ergebnis gespeichert werden. Auch das kostet Zeit.
Dir ist die Funktionsweise eines ADC nach dem Prinzip der Sukzessiven 
Approximation bekannt?
Vorher brauchen wir uns gar nicht über irgendwelche GEschwindigkeiten 
unterhalten.

> Arbeitet der ADC mit einem Takt zyklus, oder brauch er mehrere Takte pro
> Vergleich ?
Ein Flash-ADC braucht nicht mal einen Zyklus.
Alle anderen machen eine Auflösung nach der Zeit.

> Oder werden vielleicht sogar mehrere Vergleiche parallel ausgeführt ?
> dann geht es auch schneller als 16 Takte.....
Flash-ADC...

>
> All das sind Infos aus dem Datenblatt ohne die eine solche Taktberechnug
> nicht möglich sind.
Wen interessiert in diesem Fall ein DAtenblatt?

>
> ==> es sind Informationen über den Internen Aufbau des ADC notwendig um
> berechnen zu können welcher Takt hier notwendig ist.
Nicht in diesem Fall.

> Das dieser Rechenweg zu realistisch ist, und nicht an der abstrakten
> Schullehre angepasst ist.... Naja, etwas Denksport soll für den
> Fragesteller auch noch übrig bleiben.

Dann warst du einfach zu langsam...

uni 4tes semester gottverdammtes praktikum und eine einzige mini aufgabe 
wo das gefragt wurde mehr nicht...